2005 Fiscal Year Annual Research Report
高度情報機器開発のための高性能並列シミュレーションシステム
| Project/Area Number |
17300015
|
|---|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
中島 浩 豊橋技術科学大学, 工学部, 教授 (10243057)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
津邑 公暁 豊橋技術科学大学, 工学部, 助手 (00335233)
|
|---|
| Keywords | シミュレータ / マイクロプロセッサ / 並列処理 |
|---|
| Research Abstract |
本年度は、最終的な並列シミュレータ構築の第1ステップとして、(1)1つのMPUまたはDSPを1ノードでシミュレートする並列マルチプロセッサシミュレータと、(2)1つのMPUを複数ノードでシミュレートする時分割並列MPUシミュレータを開発した。
(1)並列マルチプロセッサシミュレータ
並列シミュレーションの高速化のために、大域的な時刻管理を必要とするメモリ参照のみを抽出する参照フィルタ操作を、out-of-order型のsuper-scalarなどの高度なMPUからなるマルチプロセッサのCASに適用したシミュレータを開発した。具体的には(1)参照フィルタ操作が適用可能なメモリ参照を検出する先行実行フェーズと、(2)参照フィルタ操作によって除去されなかったメモリ参照のタイミング決定を含む詳細実行フェーズの2フェーズからなる、並列マルチプロセッサシミュレータを構築し、その性能を評価した。
(2)時分割並列MPUシミュレータ
逐次的なCASの実行過程を複数の区間に分割し、各々を並列に実行することにより時分割並列シミュレーションを実現する。ここで問題となるのは各区間開始時点でのMPU内部状態を正確に得ることであるが、この問題は(1)担当区間以前の部分の論理的挙動を先行実行により高速シミュレーションして内部状態の近似値を求め、(2)区間に重複を設けてその部分をwarm-up期間として近似的内部状態が真の状態に一致する確率を高め、(3)担当区間終了後に近似的内部状態に基づくシミュレーションの正当性を検証し、(4)結果が不正であれば前区間終了時の正しい内部状態に基づき再実行する、という方法により解決した。また先行実行のシミュレーション速度を向上させるために、個々のワークロードに適応したシミュレータを生成する方式を開発し、最大30倍の高速化を達成した。
|
