• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2006 Fiscal Year Annual Research Report

高度情報機器開発のための高性能並列シミュレーションシステム

Research Project

Project/Area Number 17300015
Research InstitutionKyoto University

Principal Investigator

中島 浩  京都大学, 学術情報メディアセンター, 教授 (10243057)

Co-Investigator(Kenkyū-buntansha) 津邑 公暁  名古屋工業大学, 工学研究科, 助教授 (00335233)
Keywordsシミュレーション工学 / 計算機システム / システムオンチップ / ハイパフォーマンスコンピューティング
Research Abstract

最終的な統合並列シミュレータ構築の第2ステップとして、17年度に開発した2種類の並列シミュレータの改良を行うとともに、統合シミュレータの方式検討を行った。また新たな応用として、最悪性能予測の高速化・並列化も実施した。
(1)並列シミュレータ改良:17年度に開発した「並列マルチプロセッサシミュレータ」と「時分割並列MPUシミュレータ」の改良について、後者を重点的に検討した。その結果、分割点でのマシン状態近似の精度・効率向上のために、分岐予測ミス時に投機実行される命令列をフェッチすることと、近似シミュレーションにワークロード最適化を適用することが有効であることが判明し、16ノードでの性能が最大2.1倍に、また平均でも1.3倍に向上した。
(2)統合方式検討:最終的な統合方式の有力な方法として、時分割シミュレーションと命令スケジューリング計算の再利用の統合について検討した。この他、複数のアーキテクチャのシミュレーションを並行して行う方式についても検討した。これらの実装等は19年度に実施し、最終的な成果とする。
(3)最悪性能予測:並列シミュレーションの新たな応用として、割り込みによって生じる性能劣化の最悪値を高速に求めるためのシミュレータを開発した。単純な方式では9〜10ヶ月を要するシミュレーションを、逐次シミュレーションでも30分以内に大幅短縮し、さらに8ノードの並列化で6倍以上の高速化を達成した。

  • Research Products

    (10 results)

All 2007 2006

All Journal Article (10 results)

  • [Journal Article] An Efficient Analysis of Worst Case Flush Timings for Branch Predictors2007

    • Author(s)
      M.Konishi, T.Nakada, T.Tsumura, H.Nakashima, H.Takada
    • Journal Title

      IPSJ Trans. Advanced Computing Systems 48・(ACS18)

  • [Journal Article] An Accurate and Efficient Time-Division Parallelization of Cycle Accurate Architectural Simulators2007

    • Author(s)
      M.Yano, T.Takasaki, T.Nakada, H.Nakashima
    • Journal Title

      Proc. 40th Annual Simulation Symp.

      Pages: 247-255

  • [Journal Article] 少しは組込的なアーキテクチャシミュレーション---色々やってわかったこと---(招待講演)2007

    • Author(s)
      中島浩
    • Journal Title

      情報処理学会研究報告 2007-ARC-171

      Pages: 94-96

  • [Journal Article] 時間軸分割並列マイクロプロセッサシミュレータの高速化と評価2007

    • Author(s)
      矢野聖宗, 高崎透, 中田尚, 中島浩
    • Journal Title

      情報処理学会研究報告 2007-ARC-172

      Pages: 187-192

  • [Journal Article] 重複実行省略を用いた割り込みによるマイクロプロセッサの最悪性能予測2006

    • Author(s)
      小西昌裕, 中田尚, 津邑公暁, 中島浩
    • Journal Title

      情報処理学会論文誌 : コンピューティングシステム 47・SIG12

      Pages: 159-170

  • [Journal Article] Design and Implementation of a Workload Specific Simulator2006

    • Author(s)
      T.Nakada, T.Tsumura, H.Nakashima
    • Journal Title

      Proc. 39th Annual Simulation Symp.

      Pages: 230-243

  • [Journal Article] An Accurate and Efficient Simulation-Based Analysis for Worst Case Interruption Delay2006

    • Author(s)
      H.Nakashima, M.Konishi, T.Nakada
    • Journal Title

      Proc. Intl. Conf. Compilers, Architecture and Synthesis for Embedded Systems

      Pages: 2-12

  • [Journal Article] 分岐予測器の最悪フラッシュタイミングの効率的解析手法2006

    • Author(s)
      小西昌裕, 中島浩, 中田尚, 津邑公暁, 高田広章
    • Journal Title

      情報処理学会研究報告 2006-EMB-1

      Pages: 1-6

  • [Journal Article] CASによる最悪割込遅延解析の高速化2006

    • Author(s)
      中島浩, 小西昌裕, 中田尚
    • Journal Title

      情報処理学会研究報告 2006-ARC-169

      Pages: 115-120

  • [Journal Article] 時間軸分割並列マイクロプロセッサシミュレータの高速化手法2006

    • Author(s)
      矢野聖宗, 中田尚, 津邑公暁, 中島浩
    • Journal Title

      情報処理学会研究報告 2006-ARC-169

      Pages: 139-144

URL: 

Published: 2008-05-08   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi