2006 Fiscal Year Annual Research Report
再構成オーバヘット低減のために粗粒度化した動的・自律的再構成デバイスの開発
| Project/Area Number |
17300016
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
中村 行宏 京都大学, 情報学研究科, 教授 (60283628)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
越智 裕之 京都大学, 情報学研究科, 助教授 (40264957)
泉 知論 立命館大学, 理工学部, 助教授 (30303887)
|
|---|
| Keywords | セルアレイ型再構成アーキテクチャ / 動的・自律的再構成 / Plastic Cell Architecture / FPGA / 粗粒度再構成デバイス / 性能及び回路面積の比較検討 / 高位合成 / レイアウト合成 |
|---|
| Research Abstract |
1.アーキテクチャ検討環境の強化とこれを用いたアーキテクチャの比較評価
(1)昨年度開発した動的・自律的再構成アーキテクチャのためのシミュレーションプラットフォーム開発の成果を論文誌等で発表した[1][2][4]。
(2)上のシミュレーションプラットフォームの構成要素として昨年度開発したリターゲッタブルコンパイラの改良を進めつつ、これを用いたアーキテクチャ検討に着手した。本ツールはC言語を入力とし、演算・論理の割当てから配置配線までを自動的に実行可能である。今年度は、本ツールを活用したアークテクチャの比較検討のケーススタディーについて、口頭発表を行ってきた[3][5]。来年度は論文誌投稿も行う予定である。また、入力ソースプログラムから並列化可能部分を抽出する方法について開発を進めてきたので、これは来年度も継続して取り組んでいく。
2.アーキテクチャの詳細化
上の検討結果を踏まえつつ、全体アーキテクチャ、要素セルの命令セット、再構成機構、バスアーキテクチャ、ビットストリーム形式などについて検討を進めてきた。この検討は来年度も継続的に取り組み、チップ試作を行って評価していく予定である。
3.試作チップの測定・評価に向けた準備
上記試作チップの動作テストや、動作周波数および消費電流の測定を研究室内の計算機と連携して行うため、専用のFPGAボードを購入し、測定・評価に向けた準備に着手した。
|
