• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2008 Fiscal Year Annual Research Report

大規模システムLSI物理設計基盤技術の研究

Research Project

Project/Area Number 17560319
Research InstitutionWaseda University

Principal Investigator

吉村 猛  Waseda University, 大学院・情報生産システム研究科, 教授 (80367177)

Keywords回路設計・CAD / アルゴリズム / 電子デバイス・集積回路
Research Abstract

大規模システムLSI物理設計基盤技術として,物理設計における主要な課題であるフロアプラン手法、超高速回路のクロックスキュー最適化手法,さらに、物理設計と上流設計を連携した大規模回路設計手法の研究を行った。
(1)大規模フロアプランアルゴリズムの評価改良
フロアプランは任意の大きさの矩形ブロックを指定された領域内に、配線長が最も短くなるよう配置する問題である。昨年度までに、新しいフロアプラン最適化手法であるlAR (insertion-after-rcmove) FP法を提案し,最先端のシステムに比べ、配線長・計算時間を大幅に改良する結果を得ていたが,本年度は,この手法にマルチレベル最適化手法を加えることにより,さらに配線長を約10%、計算時間を1/1.8に削減した。その結果,数千ブロックのフロアプランまで処理できることを確認した。
(2)超高速回路のクロックスキュー最適化手法の検討
超高速回路のクロックスキュー最適化のための、レジスタ位置最適化問題をMIS (Maximal Independent Set) 問題として定式化して解く方法およびラグランジュ緩和法で解く方法を提案し,いずれの手法も従来法を大きく上回る結果を得た。
(3)物理設計と上流設計を連携した大規模回路設計手法の検討
高位合成のためのスケジューリングアルゴリズムの研究を行ない、最大フローアルゴリズムに基づく手法を提案した。この手法は種々の制約条件を考慮できることを特徴とする。制約条件の例として電流量の時間的変動量の削減を選び、電流量の変動を最大で60%削滅することを示した。
以上、これらの研究成果は、1億ゲート規模のシステムLSI設計で重要となる大規模システムLSI物理設計の基盤技術の進展に貢献するものと考えている。

  • Research Products

    (13 results)

All 2009 2008

All Journal Article (3 results) (of which Peer Reviewed: 3 results) Presentation (10 results)

  • [Journal Article] Exploration of Schedule Space by Random Walk2009

    • Author(s)
      Liangwei Ge, Song Chen, Takeshi Yos himura
    • Journal Title

      IPSJ Transactions on System LSI Design Methodology Vol. 2

      Pages: 30-42

    • Peer Reviewed
  • [Journal Article] A Synthesis Method of General Floating-Point Arithmetic Units by Aligned Partition2008

    • Author(s)
      Liangwei Ge, Song Chen, Yuichi Nakamura, Takeshi Yoshimura
    • Journal Title

      IPSJ Transactions on System LSI Design Methodology Vol. 1

      Pages: 67-77

    • Peer Reviewed
  • [Journal Article] Fixed-Outline Floorplanning : Block Position Enumeration and a New Method for Calculating Area Costs2008

    • Author(s)
      Song Chen, Takeshi Yoshimura
    • Journal Title

      IEEE Transactions on CAD Vol. 27

      Pages: 858-871

    • Peer Reviewed
  • [Presentation] A generalized v-shaped multi-level method for large scale Foorplanning2009

    • Author(s)
      S. Chen, Z. Xu, T. Yoshimura
    • Organizer
      10th International Symposium on Quality Electronic Design
    • Place of Presentation
      San Jose, USA
    • Year and Date
      20090300
  • [Presentation] Lagrangian relaxation based register placement for high-performance circuits2009

    • Author(s)
      M. -F. Chiang, T. Okamoto, T. Yoshimura
    • Organizer
      10th International Symposium on Quality Electronic Design
    • Place of Presentation
      San Jose, USA
    • Year and Date
      20090300
  • [Presentation] Automatic implementation of arithmetic functions in high-level synthesis2008

    • Author(s)
      L. Ge, S. Chen, T. Yoshimura
    • Organizer
      9th International Conference on Solid-state and Integrated-Cirouit Technology
    • Place of Presentation
      Beijing, China
    • Year and Date
      20081000
  • [Presentation] High-speed, pipelined implementation of squashing functions in neural networks2008

    • Author(s)
      L. Ge, S. Chen, T. Yoshimura
    • Organizer
      9th International Conference on Solid-state and Integrated-Cirouit Technology
    • Place of Presentation
      Beijing, China
    • Year and Date
      20081000
  • [Presentation] A new implementation of multilevel framework for interoonnect-driven Foorplanning2008

    • Author(s)
      Z. Xu, S. Chen, T. Yoshimura, Y. Fang
    • Organizer
      the 23rd International Technical Conference on Circuits/Systems, Computers and Communications
    • Place of Presentation
      Shimonoseki, Japan
    • Year and Date
      20080700
  • [Presentation] On objective functions for Fixed-outline Foorplanning2008

    • Author(s)
      L. Wang, X. Zhang, S. Chen, T. Yoshimura
    • Organizer
      the 23rd International Technical Conference on Circuits/Systems, Computers and Communications
    • Place of Presentation
      Shimonoseki, Japan
    • Year and Date
      20080700
  • [Presentation] Exploration of schedule space by random walk2008

    • Author(s)
      L. Ge, S. Chen, T. Yoshimura
    • Organizer
      the 23rd International Technical Conference on Circuits/Systems, Computers and Communications
    • Place of Presentation
      Shimonoseki, Japan
    • Year and Date
      20080700
  • [Presentation] Lagrangian relaxation based inter-layer signal via assignment for 3-d ICs2008

    • Author(s)
      S. Chen, Liangwei Ge, M. -F. Chiang, T. Yoshimura
    • Organizer
      The 21st Workshop on Circuits and Systems in Karuizawa
    • Place of Presentation
      Karuizawa, Japan
    • Year and Date
      20080400
  • [Presentation] Weighted Juniper insertion for antenna Fixing2008

    • Author(s)
      M. -F. Chiang, T. Yoshimura
    • Organizer
      The 21st Workshop on Circuits and Systems in Karuizawa
    • Place of Presentation
      Karuizawa, Japan
    • Year and Date
      20080400
  • [Presentation] A synthesis method of general Floating-point arithmetic units by aligned partition2008

    • Author(s)
      L. Ge, S. Chen, Y. Nakamura, T. Yoshimura
    • Organizer
      the 23rd International Technical Conference on Circuits/Systems, Computers and Communications
    • Place of Presentation
      Shimonoseki, Japan
    • Year and Date
      2008-07-07

URL: 

Published: 2010-06-11   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi