• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2008 Fiscal Year Final Research Report

Design, Manufacture and Evaluation of an AsynchronousPipeline-System based on Relatively-Delay Model

Research Project

  • PDF
Project/Area Number 17560361
Research Category

Grant-in-Aid for Scientific Research (C)

Allocation TypeSingle-year Grants
Section一般
Research Field System engineering
Research InstitutionUniversity of the Ryukyus

Principal Investigator

NAGATA Yasunori  University of the Ryukyus, 工学部, 教授 (50208021)

Project Period (FY) 2005 – 2008
Keywords非同期システム / パイプライン / 相対遅延 / 3値論理 / 時相論理 / システム検証 / ヒステリシスゲート / 非同期回路
Research Abstract

コンピュータの超高速化, 高機能化にともなって集積回路が超微細化加工されるに従い, 従来のクロックによる同期式システムの考えだけでは正しい動作が保障されないため, 要求/応答制御信号を用いた非同期システムが注目されている. 本研究では, 相対遅延モデルを提案し, これに基づく非同期システムやパイプラインシステムを設計し, これらをFPGA上に実装し, 評価を行うものである. 研究の途中で, D-素子や2線論理実装ライブラリ, また, 非同期システムの検証手法, 時相論理の新しい体系などを提案している.

  • Research Products

    (39 results)

All 2008 2007 2006 2005 Other

All Journal Article (10 results) (of which Peer Reviewed: 10 results) Presentation (28 results) Book (1 results)

  • [Journal Article] Three-Valued Temporal Logic Qt and Future Contingents2008

    • Author(s)
      Seiki Akama, Yasunori Nagata
    • Journal Title

      Studia Logica Vol.88, No.2

      Pages: 215-231

    • Peer Reviewed
  • [Journal Article] A Three Valued Temporal Logic for Future Contingents2007

    • Author(s)
      Seiki Akama and Yasunori Nagata
    • Journal Title

      Logique & Analyse Vol.50-198

      Pages: 99-11

    • Peer Reviewed
  • [Journal Article] Three-Valued Temporal Logic Qt and Future Contingents2007

    • Author(s)
      Seiki Akama and Yasunori Nagata
    • Journal Title

      Studia Logica Vol.88, No.2

      Pages: 215-231

    • Peer Reviewed
  • [Journal Article] On Prior's Three-Valued Modal Logic Q2007

    • Author(s)
      Seiki Akama and Yasunori Nagata
    • Journal Title

      Journal of Advanced Computational Intelligence and Intelligent Informatics Vol.E89-C, No.6

      Pages: 105-110

    • Peer Reviewed
  • [Journal Article] An Efficient Specification Method of Asynchronous Control Modules in Model Checking2007

    • Author(s)
      Chikatoshi Yamada and Yasunori Nagata
    • Journal Title

      WSEAS Trans. on Circuit and Systems Issue 1, Vol.6

      Pages: 163-170

    • Peer Reviewed
  • [Journal Article] Infon Logic Based on Constructive Logic2006

    • Author(s)
      Seiki Akama and Yasunori Nagata
    • Journal Title

      Logique et Analyse vol.194

      Pages: 119-136

    • Peer Reviewed
  • [Journal Article] An Efficient Specification for System Verification2006

    • Author(s)
      Chikatoshi Yamada, Yasunori Nagata and Zensho Nakao
    • Journal Title

      Journal of Advanced Computational Intelligence and Intelligent Informatics Vol.10, No.6

      Pages: 931-938

    • Peer Reviewed
  • [Journal Article] Inductive Temporal Formula Specifications for System Verification2005

    • Author(s)
      Chikatoshi Yamada and Yasunori Nagata
    • Journal Title

      Journal of Advanced Computational Intelligence and Intelligent Informatics Vol.9, No.3

      Pages: 321-328

    • Peer Reviewed
  • [Journal Article] Constructive Logic and Situation Theory2005

    • Author(s)
      Seiki Akama and Yasunori Nagata
    • Journal Title

      Advanced in Logic Based Intelligent Systems Vol.132

      Pages: 1-8

    • Peer Reviewed
  • [Journal Article] Minimal Test Generation by Hashing for R-Valued PLAs

    • Author(s)
      Yasunori Nagata, Masao Mukaidono and D.Michael Miller
    • Journal Title

      REAJ(日本信頼性学会論文誌) Vol.27, No.6, 9月号

      Pages: 435-443

    • Peer Reviewed
  • [Presentation] Design of Multiple Threshold Gate with hysteresis for Asynchronous Circuits(TH-B5)2008

    • Author(s)
      Mototsune Nakahodo, Chikatoshi Yamada and Yasunori Nagata
    • Organizer
      IEEE SCIS & ISIS
    • Year and Date
      20080000
  • [Presentation] A System Verification Methodology based on Check-Point Extraction Method(TH-B5)2008

    • Author(s)
      Chikatoshi Yamada and Yasunori Nagata
    • Organizer
      IEEE SCIS & ISIS
    • Year and Date
      20080000
  • [Presentation] ヒステリシスしきいゲートの合成について2008

    • Author(s)
      長嶋裕樹, 長田康敬
    • Organizer
      電子情報通信学会九州支部学生会講演会
    • Year and Date
      20080000
  • [Presentation] 非同期パイプラインのペトリネットによる比較2008

    • Author(s)
      白土裕介, 長田康敬
    • Organizer
      電子情報通信学会九州支部学生会講演会
    • Year and Date
      20080000
  • [Presentation] ヒステリシスを有する可変しきいゲートを用いたALUの設計2008

    • Author(s)
      町田宗平, 長田康敬
    • Organizer
      電子情報通信学会九州支部学生会講演会
    • Year and Date
      20080000
  • [Presentation] 2線論理回路用VHDLライブラリについて2008

    • Author(s)
      宮城武志, 長田康敬
    • Organizer
      電子情報通信学会九州支部学生会講演会
    • Year and Date
      20080000
  • [Presentation] 非同期パイプラインのシステムのFPGA実装について2008

    • Author(s)
      芦原圭祐, 長田康敬
    • Organizer
      電子情報通信学会九州支部学生会講演会
    • Year and Date
      20080000
  • [Presentation] C素子のSMVによる検証について2008

    • Author(s)
      蔦本沙織, 長田康敬
    • Organizer
      電子情報通信学会九州支部学生会講演会
    • Year and Date
      20080000
  • [Presentation] A Check-points Extraction Method for Formal Verification(No.7)2007

    • Author(s)
      Chikatoshi Yamada and Yasunori Nagata
    • Organizer
      WSEAS press : Proc. of WSEAS Int'l Conf. on SYSTEMS THEORY AND SCIENTIFIC COMPUTATION
    • Year and Date
      20070000
  • [Presentation] Threshold Gate with Hysteresis using Neuron MOS(No.7)2007

    • Author(s)
      Mototsune Nakahodo, Chikatoshi Yamada and Yasunori Nagata
    • Organizer
      WSEAS press : Proc. Of WSEAS Int'l Conf. on SYSTEMS THEORY AND SCIENTIFIC COMPUTATION
    • Year and Date
      20070000
  • [Presentation] An Efficient Specification for Model Checking Using Check-Points Extraction Method(No.7)2007

    • Author(s)
      Chikatoshi Yamada and Yasunori Nagata
    • Organizer
      WSEAS press : Proc. Of WSEAS Int'l Conf. on APPLIEDCOMPUTER SCIENCE/COMPUTER SCIENCE CHA- LLENGES
    • Year and Date
      20070000
  • [Presentation] ヒステリシス性を有する可変しきいゲートの合成手法2007

    • Author(s)
      勝浦大輔, 仲程基経, 長田康敬
    • Organizer
      電子情報通信学会九州支部連合大会
    • Year and Date
      20070000
  • [Presentation] レイアウトから設計するνMOSしきいゲート2007

    • Author(s)
      上野愛, 長田康敬
    • Organizer
      電子情報通信学会九州支部連合大会
    • Year and Date
      20070000
  • [Presentation] Linux搭載ボードによるネットワークシステムの構築2007

    • Author(s)
      蔦本沙織, 長田康敬
    • Organizer
      電子情報通信学会九州支部連合大会
    • Year and Date
      20070000
  • [Presentation] 非同期回路用VHDLライブラリの構築2007

    • Author(s)
      宮城武志, 又吉元紀, 長田康敬
    • Organizer
      電子情報通信学会九州支部連合大会
    • Year and Date
      20070000
  • [Presentation] 非同期MIPSプロセッサのFPGA実装2007

    • Author(s)
      芦原圭祐, 長田康敬
    • Organizer
      電子情報通信学会九州支部連合大会
    • Year and Date
      20070000
  • [Presentation] FPGAを対象とした非同期素子の設計と検証2007

    • Author(s)
      又吉元紀, 仲程基経, 長田康敬
    • Organizer
      電子情報通信学会九州支部連合大会
    • Year and Date
      20070000
  • [Presentation] νMOSを用いたヒステリシャルしきいゲートについて(Vol.MVL-07, No.1)2007

    • Author(s)
      仲程基経, 又吉元紀, 長田康敬
    • Organizer
      電子情報通信学会第2種研究会第20回多値論理とその応用研究会
    • Year and Date
      20070000
  • [Presentation] An Efficient Temporal Formula Specification Method for Asynchronous Circuit Systems2007

    • Author(s)
      Chikatoshi Yamada and Yasunori Nagata
    • Organizer
      WSEAS Int'l Conf. on Applied Computer Science, Proc.of 6^<th>
    • Year and Date
      20070000
  • [Presentation] テリシス性を有するν-MOS多値しきいゲートを用いた非同期回路の合成について(第29 巻)2007

    • Author(s)
      仲程基経, 島袋克彦, 長田康敬
    • Organizer
      第23回多値論理フォーラム
    • Year and Date
      20070000
  • [Presentation] ヒステリシスを有するν-MOSしきいゲートを用いた非同期回路の合成(No.07-2P-07)2006

    • Author(s)
      仲程基経, 長田康敬
    • Organizer
      平成18年度電気関係学会九州支部連合大会論文集
    • Year and Date
      20060000
  • [Presentation] ν-MOSを用いたヒステリシス性を有する可変しきいゲートの制御について2006

    • Author(s)
      又吉元紀, 長田康敬
    • Organizer
      平成18年度電気関係学会九州支部連合大会論文集
    • Year and Date
      20060000
  • [Presentation] On Prior's Three-Valued Modal Logic Q2005

    • Author(s)
      Seiki Akama and Yasunori Nagata
    • Organizer
      IEEE Proc. 35th Int'l Synp.on Multiple-Valued Logic, ISMVL
    • Year and Date
      20050000
  • [Presentation] An Efficient Temporal Formula Specification Method for System Verification2005

    • Author(s)
      Chikatoshi Yamada and Yasunori Nagata
    • Organizer
      IEEE Proc of Soft Computing in SystemSCIS & ISISI2005, ISIS'05
    • Year and Date
      20050000
  • [Presentation] An Efficient Temporal Formula Specification Method for Asynchronous Circuit Systems(No.1D-10.1)2005

    • Author(s)
      Chikatoshi Yamada and Yasunori Nagata
    • Organizer
      IEEE Proc of International Region 10 Conference, TENCON'05
    • Year and Date
      20050000
  • [Presentation] バーストモード非同期順序機械の合成について(No.12-1A-11)2005

    • Author(s)
      奥原聡, 長田康敬
    • Organizer
      平成17年度電気関係学会九州支部連合大会論文集
    • Year and Date
      20050000
  • [Presentation] 束データ方式に基づく非同期マイクロプロセッサのFPGA実装(No.12-1A-13)2005

    • Author(s)
      宮里英樹, 長田康敬
    • Organizer
      平成17年度電気関係学会九州支部連合大会論文集
    • Year and Date
      20050000
  • [Presentation] ヒステリシス性を持つしきいゲートについて

    • Author(s)
      上江田勝由, 長田康敬
    • Organizer
      平成17年度電気関係学会九州支部連合大会論文集
  • [Book] 情報数学入門2006

    • Author(s)
      赤間世紀, 玉城史郎, 長田康敬
    • Total Pages
      187
    • Publisher
      共立出版社

URL: 

Published: 2010-06-10   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi