2006 Fiscal Year Annual Research Report
次世代マルチコア・プロセッサに対応した制御系CADシステムの開発
| Project/Area Number |
17560396
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
古賀 雅伸 九州工業大学, 情報工学部, 助教授 (90251644)
|
|---|
| Keywords | 制御系CAD / 並列処理 / 数値計算 |
|---|
| Research Abstract |
近年、CPUを高速化する手法として動作周波数を上げる方法が限界に達し、1個のCPUに複数のCPUコア(演算処理の中心)を搭載する方法(マルチコア)が主流となりつつある。一昨年に2個のCPUコアを搭載したデュアルコアプロセッサが、昨年末には4個のCPUコアを搭載したクアッドコアプロセッサが登場し、今後はより多くのCPUコアを搭載したCPUが登場する予定である。この技術を活用した並列計算をサポートするソフトウェアの整備が必須である。本研究では,マルチコア・プロセッサを活用する並列計算手法および高速ネットワークで接続された複数台のコンピュータを活用する分散処理手法を確立し,制御系の解析,設計,シミュレーションを効率的に実行できるCADシステムを開発することを目的とする。CPUコア数の増加による効果を考慮し、並列化する処理を決定するため、実際にシステムを構築し、並列化による効率を調べた。具体的に以下の内容を実施した。
1.マルチコア・プロセッサの性能を活用できるシステムの開発
(1)申請したクアッドコアプロセッサを2個搭載したコンピュータを申請したギガビット・スイッチングハブに接続し、オクタコアプロセッサ計算機環境を構築した。
(2)CPUコア数の増加に対する処理能力向上の関係を比較し、マルチコア・プロセッサの能力を活用できる手法を検討した。
(3)必要メモリが少量である比較的単純な計算処理の場合、マルチスレッドによる並列手法を用いることで、マルチコア・プロセッサ計算機環境でスケーラビリティを実現できることを確認した。
2.並列化手法を柔軟に選択できる並列計算手法の提案
(1)マルチスレッド等の並列化手法を柔軟に選択できる並列計算フレームワークを設計した。このフレームワークを用いると、並列計算処理を簡単に記述でき、実行に用いるスレッド数を任意に設定できる。
(2)マルチコア・プロセッサに搭載されるコア数の移行期においても、このフレームワークを用いれば、コンピュータの性能を活用できることを、オクタコアプロセッサ計算機環境で確認した。
|
