• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2006 Fiscal Year Annual Research Report

リコンフィギュラブルコンピューティング向け簡易開発環境の構築

Research Project

Project/Area Number 17650009
Research InstitutionHiroshima University

Principal Investigator

中野 浩嗣  広島大学, 大学院工学研究科, 教授 (30281075)

Co-Investigator(Kenkyū-buntansha) 伊藤 靖朗  広島大学, 大学院工学研究科, 助手 (40397964)
KeywordsFPGA / ハードウェアアルゴリズム / 組合せ最適化
Research Abstract

FPGAは,任意の回路データをダウンロードすることにより,インスタントに専用回路を埋め込むことができるリコンフィギュラブルLSIであり,低コストで専用LSIを実現するものとして注目をされている.これまでに,研究代表者のグループでは,FPGAのリコンフィギュラブルな機能を利用した高速な計算処理方法の開発を行なってきた.その研究の過程において,ハードウェア設計は極めて複雑であり,ハードウェアを制御するソフトウェアの開発も容易ではない.そこで,FPGAを利用した処理の高速化が容易に行なえるよう,簡易開発環境を整備するのが本研究の目的である.今年度は簡易開発環境の開発を続行し,ほぼ完成した.それを用いて、組合せ最適化のためのハードウェアアルゴリズム設計したアルゴリズムは実際にFPGAに実装し、性能評価を行った。具体的には,組合せ最適化問題を解くハードウェアでよく用いられる「n Choose k」カウンタの効率よい実装方法を提案した.また,FPGA内部で用いるシンプルなCPUを設計し,またそのCPUをターゲットとするアセンブラとコンパイラを設計した.このCPUはプログラムに依存して,不必要な回路を削除するものであり,プログラム依存CPUである.よって,簡単なプログラムではCPUを小さくすることができ,より多くのCPUをFPGA内に実装することができる.

  • Research Products

    (2 results)

All 2007 2006

All Journal Article (2 results)

  • [Journal Article] Efficient Hardware Algorithms for n Choose k Counters using the Bitonic Merge2007

    • Author(s)
      Yasuaki Ito, Koji Nakano, Youhei Yamagishi
    • Journal Title

      International Journal of Foundations of Computer Science (採録決定)

  • [Journal Article] Efficient Hardware Algorithm for N Choose K Counters2006

    • Author(s)
      Yasuaki Ito, Koji Nakano, Youhei Yamagishi
    • Journal Title

      Proceedings of Internatinal of Parallel and Distributed Processing Systems (CD-ROM)

URL: 

Published: 2008-05-08   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi