2005 Fiscal Year Annual Research Report
強誘電体ゲートを用いた大電流透明薄膜トランジスタの研究
| Project/Area Number |
17656105
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
徳光 永輔 東京工業大学, 精密工学研究所, 助教授 (10197882)
|
|---|
| Keywords | 薄膜トランジスタ / 透明トランジスタ / 強誘電体ゲート / チタン酸ランタンビスマス / インジウム・スズ酸化物 / 酸化物半導体 / ディスプレイ |
|---|
| Research Abstract |
本研究の目的は、強誘電体をゲート絶縁膜に用いて、従来素子よりも遙かに大きな電流を制御できる透明薄膜トランジスタを実現することである。本研究では、まずSiO_2/Si基板を用いて素子の試作を行い、基礎的な電気的特性を評価した。強誘電体には(Bi,La)_4Ti_3O_<12>(BLT)、チャネルには導電性酸化物のインジウム・スズ酸化物(ITO)を用いて、ボトムゲート型の強誘電体ゲート薄膜トランジスタ(TFT)を作製し、良好なトランジスタ特性を得ることに成功した。特にオン電流は、チャネル長5μm、チャネル幅25μmの素子で0.1mA/μmと、従来の酸化物チャネルTFTと比較して桁違いに大きな値を達成した。さらに、デバイズ特性向上のために強誘電体ゲート絶縁膜の表面平坦性を機械的研磨により改善するプロセスを試みた。原子間力顕微鏡の観察により平均値で6nm程度あった強誘電体の表面荒さが1nm以下に改善され、研磨による電気的特性の劣化は認められず、リーク電流が低減できることを明らかにした。このプロセス技術を用いて素子を作製したところ、従来まで0.1μA程度であったオフ電流が1nA以下と劇的に減少した。以上よりSiO_2/Si基板上においては、ほぼ目的とする特性(オン電流1mA以上、オフ電流10nA以下、オン・オフ比10^5以上)をもつTFTが実現可能であることを示した。
次に、透明トランジスタを実現するために従来用いていた金属電極をすべてITOに置き換えたデバイスの作製プロセスを検討した。ITO電極上に強誘電体膜を作製して電気的特性を評価し、Pt電極上と遜色のない特性が得られた。さらに石英基板上にITO/強誘電体構造を作製し、可視光領域での透過率が60%以上であることを明らかにした。来年度は石英基板上に素子を形成して透明トランジスタの実現を目指す。
|
Research Products
(5 results)
