2007 Fiscal Year Annual Research Report
次世代集積回路設計のための決定グラフによる論理関数表現に関する研究
| Project/Area Number |
17700010
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
高木 一義 Nagoya University, 大学院・情報科学研究科, 准教授 (70273844)
|
|---|
| Keywords | 決定グラフ / 論理関数 / 論理回路 / 論理合成 / 超電導論理回路 / 分岐プログラム / 計算モデル |
|---|
| Research Abstract |
本研究は、超高速集積回路の論理合成手法への応用の観点から、そこで用いられる種々の決定グラフの性質を解明し、応用手法の開発を目指すものである。論理関数表現として種々の決定グラフを考え、決定グラフモデルによる論理表現や計算に関する新しい知見を得ることが本研究の目的である。この観点から、以下の2点について研究を進めてきた。
1.新しい決定グラフによる論理関数表現である「根共有型二分決定グラフ」を定式化し、この表現を利用した、超電導デバイスによる論理回路のための論理合成手法を開発してきた。本手法をベンチマーク回路を用いた計算機実験により評価し、この表現手法が先端デバイスによる集積回路設計に適用可能であることを示した。この成果と、他プロジェクトで進めている、順序回路の合成手法、クロックスケジューリング手法、および、レイアウト設計手法を合わせ、超電導デバイスによる論理回路のための計算機援用設計手法の基礎となる枠組みを提案した。これらの成果を統合することにより、今後の先端デバイスによる回路設計において有用な技術が得られることが期待される。
2.論理関数を表現する決定グラフの特徴の一つとして変数順序に着目し、その特徴をとらえるパラメータを導入した計算モデルである、「部分順序付き1回読み分岐プログラム」を定式化してきた。前年度に引き続き、この計算モデルに基づいて定義される論理回路の複雑さのクラスの階層構造の分析を進めた。
|
Research Products
(1 results)
