2005 Fiscal Year Annual Research Report
ウェーブパイプラインのための等遅延回路の新設計手法に関する研究
| Project/Area Number |
17700044
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
江川 隆輔 東北大学, 大学院情報科学研究科, 助手 (80374990)
|
|---|
| Keywords | ウェーブパイプライン / VLSI / 回路設計 / 熱解析 / 等遅延回路 |
|---|
| Research Abstract |
ウェーブパイプライン化のための等遅延回路の新設計手法に関する研究の研究実績は以下に示す通りである.本年度は本研究において確立を目的としている等遅延回路設計手法の基本アルゴリズムの設計を行い,是に基づき,様々な評価を行った.本研究で提案する等遅延回路のための新設計手法では,はじめに論理回路設計段階において,最大の遅延をもたない経路に遅延素子の挿入を行う.次にロジカルエフォート理論で用いられているゲインベース遅延モデルを用いた論理ゲートのサイジングを行う.今年度はこの第一段階である遅延素子挿入設計手法まで確立した.この結果,遅延調整は回路規模が大きくなるほど入力から出力までの遅延時間のバラツキが大きくなり,等遅延回路設計には比較的小規模な回路が適していることを明らかにした.
これらの知見に基づき,大きな入力幅を有する演算回路にビットレベル並列性を用いることによって,演算回路を小規模化することにより,更なる等遅延回路の実現の容易化を試みた.さらに,これら回路の小規模化を乗算回路に適用し,小規模高速なウェーブパイプライン化乗算回路を提案した.この乗算回路は回路を小規模化することで,近年問題になりつつあるVLSIのリーク電流に起因する静的消費電力の削減に大きく寄与することが期待され,将来の演算回路設計に非常に有用であると考えられる.
また,等遅延回路が回路全体のスイッチングを平坦化する効果を持つことに着目し,等遅延回路の電力密度分布特性,温度分布特性の評価を行った.温度分布特性の評価の為に細粒度熱解析手法を提案し,合わせてその評価を行った.これらにより,等遅延回路がウェーブパイプライン化だけではなく,高速,且つ熱耐性の強い回路設計に適用できる可能性を示した.
|
