• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2005 Fiscal Year Annual Research Report

基本処理性能を評価するための再構成型アーキテクチャ用ベンチマークプログラムの開発

Research Project

Project/Area Number 17700074
Research InstitutionHiroshima City University

Principal Investigator

谷川 一哉  広島市立大学, 情報科学部, 助手 (80382373)

Keywords再構成型アーキテクチャ / ベンチマーク / JPEGプログラム
Research Abstract

本年度は,現在広く使われているJPEGプログラムを元に,動的再構成型アーキテクチャの特徴を抽出し,明確に比較できるベンチマークを提案し,作成した.提案ベンチマークでは,1)アプリケーションの持つ特徴的な処理を抜き出して,ベンチマークにしていく,2)ベンチマークをフローチャートとデータフローにより提供する,といった特徴を持つ.特徴1により,実行したいアプリケーションの特徴と同じ特徴を持つベンチマークの実行結果から,実行したいアプリケーションの実行結果を予測できる.特徴2により,プログラミング環境に依存することなく,ベンチマークを実行することが可能となる.また,提案ベンチマークではアプリケーションの特徴を抜き出してベンチマークプログラムを作成していくが,様々なアプリケーションの特徴をベンチマークに含めるために,制御構造,並列度,演算のビット幅といった項目に着目し,ベンチマークプログラムを用意する.そこで本年度では,提案するベンチマークプログラムの一部としてRGB->YUV変換とハフマン符号化のAC成分のビット数カウントを実装し,再構成型アーキテクチャの実行モデルを用いてベンチマークを行った.再構成型アーキテクチャの実行モデルとしては,細粒度型実行モデル,VLIW型実行モデル,パイプライン型実行モデル,の3つを用意した.その結果,実行サイクル数,必要となる演算器数という評価項目において,今回用いたベンチマークプログラムでは,動的再構成型アーキテクチャの特徴の違いが現れた.

  • Research Products

    (1 results)

All 2006

All Journal Article (1 results)

  • [Journal Article] 動的再構成型アーキテクチャ向けベンチマークの検討2006

    • Author(s)
      頭山哲也, 谷川一哉, 弘中哲夫
    • Journal Title

      第13回FPGA/PLD Design conferenceユーザ・プレゼンテーション

      Pages: 41-48

URL: 

Published: 2007-04-02   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi