高ショットキー極薄バリア超高速トランジスタ材料の開発

2005 Fiscal Year Annual Research Report

• Project/Area Number: 17760253
• Research Institution: Osaka University
• Principal Investigator: 北田 貴弘 大阪大学, 大学院・基礎工学研究科, 助手 (90283738)
• Keywords: 分子線エピタキシー / 超高速トランジスタ / 高電子移動度トランジスタ / 超平坦界面 / (411)A InP基板 / 極薄膜 / 高ショットキー / Si表面偏析

Research Abstract

インジウム燐をベースとするナノゲートHEMT(高電子移動度トランジスタ)の更なる高速化に向け、分子線エピタキシー(MBE)を用いた高ショットキー極薄バリア超高速HEMT材料の開発を進めている。本年度は、エピタキシャル膜構造を極薄化した場合に問題となるSiドーパントの表面偏析を抑制する手法を開発した。(411)A InP基板を用いることにより、ヘテロ界面での凹凸を極めて小さくすることができる【(411)A超平坦界面】が、超平坦界面を実現するには成長温度を高く(540℃)する必要がある。この場合、キャリア供給層となるSiシートドープ層における表面偏析が問題となり、トランジスタ動作に必要な2次元電子ガス濃度を十分に得ることができない。本研究では、チャネル層となるInGaAs/InAlAs量子井戸は高温(540℃)で、シートドープ層および表面側バリア層は低温でMBE成長することによってSi表面偏析効果を抑制する手法について検討した。Si表面偏析は、試料の2次元電子密度の表面側バリア層厚依存性およびSIMS(2次イオン質量分析法)により評価した。シートドープ層および表面側バリア層を450℃で成長した試料は、540℃で成長したものに比較して高い2次元電子密度が得られ、特にバリア層を薄くした場合に顕著であることがわかった。低温成長した試料の2次元電子密度は、Si表面偏析がないと仮定して得られる計算値(バンドプロファイルの自己無頓着法計算から得られる2次元電子密度)とほぼ一致することから、Si表面偏析が大きく抑制されていることがわかる。また、SIMS測定から得られたSi濃度プロファイルより求めたSiの表面偏析長は、成長温度540℃では5.2nmであるのに対して、450℃では2.3nmと約50%小さな値であった。