2005 Fiscal Year Annual Research Report
高誘電率(High-k)ゲートを用いたInAs/AISb系高速トランジスタの開発
| Project/Area Number |
17760284
|
|---|
| Research Institution | Osaka Institute of Technology |
|---|
Principal Investigator |
前元 利彦 大阪工業大学, 工学部, 助教授 (80280072)
|
|---|
| Keywords | InAs / AlSbヘテロ構造 / 高速トランジスタ / 高誘電率ゲート薄膜 / High-k / 相互コンダクタンス / ゲートリーク電流 / バリスティック整流素子 / 磁気抵抗 |
|---|
| Research Abstract |
InAs/AlSb系ヘテロ構造の特長を生かした高速なトランジスタ(HEMT)を開発するために、レーザ蒸着法や電子ビーム蒸着法によってAl_2O_3、HfO_2などの高誘電率酸化物材料(High-k)の薄膜成長を行い、ゲートリーケージが極小化できるデバイスプロセスの検討・最適化を行った。InAs/AlSb系HEMTはその電子移動度から高速デバイスとして多くの研究報告がなされているが、良好なショットキー接合の形成が困難であるためにゲートリーク電流の低減が課題となっている。Si-MOSFETの次世代ゲート絶縁膜として有望である高誘電率材料から、本研究においては絶縁性を考慮して、SiO_2に次いで大きなバンドギャップを持つAl_2O_3をゲート絶縁膜として用いた。80nmのAl_2O_3ゲート絶縁膜を用いたInAs/AlSb系HEMTは良好なトランジスタ動作を示すとともに、インパクトイオン化によるキンク効果の影響がないドレイン電圧の領域において、最大相互コンダクタンス180mS/mm、最大真性相互コンダクタンス240mS/mmを示した。そのときのゲートリーク電流密度の最大値は1nA/mmであり、これまで報告されたInAs/AlSb系HEMTのなかで最も小さく、High-kゲート薄膜によりゲートリーク電流を抑制することに成功した。また、HfO_2薄膜を用いることでより大きなゲート耐圧が得られることも分かった。
InAs系のバリスティックな電気伝導を利用した新しい整流素子の開発についても基礎的な実験を進めた。電子線リソグラフィとウエットエッチングによって、アンチドットを有する四端子デバイスを作製し、300K、77Kおよび4.2Kで直流特性を測定した。その結果、各温度でオーム則によらない非線形な電流-電圧特性が得られ、電流の方向に関わらず一方向の極性を持つ出力電圧の検出にInAs系で初めて成功した。さらに4.2Kで磁気抵抗を測定し、磁場による電子伝播の軌道変化を反映した磁気抵抗振動が観測された。室温ならびに低温において、この材料系で初めて整流特性が観測され、InAs/AlSb系材料の高速電子デバイスへの有効性を明らかにした。
|
