多値論理基本関数を実現するための電圧モード多値論理VLSIチップの試作と評価

2006 Fiscal Year Annual Research Report

• Project/Area Number: 17760328
• Research Institution: Tsukuba University of Technology
• Principal Investigator: 稲葉 基 筑波技術大学, 産業技術学部, 助教授 (80352566)
• Keywords: VLSIチップ / 多値論理 / ダウンリテラル回路 / アナログインバータ / FG-MOSFET

Research Abstract

本研究は、多値論理に基づいて3つ以上の論理レベルで信号処理をおこなう多値VLSIチップの開発・実用化に必要不可欠な基礎データの収集を目的としており、2年目となる平成18年度は、専用のテストベンチを開発して、平成17年度にCMOSダブルポリシリコンプロセスで試作したアナログインバータ(AINV)とダウンリテラル回路(DLC)の評価を進めると共に、これらの応用回路である電圧比較回路(VCMP)、多値パスゲート、Tゲート等を搭載した多値VLSIチップの試作をおこなった。VCMPは、4個の2入力FG-MOSFETで構成でき、単一電源下の全信号範囲で2つの入力端子に印加される電圧の比較をおこなう回路であり、論理レベル比較回路へと発展できる。そして、多値パスゲートは、パスゲート・ネットワークの構築だけでなく、VCMPと組み合わせることで多値論理信号処理にとって重要なMAX関数やMIN関数等を実現でき、Tゲートは多値反転回路等へ幅広く応用可能である。現在、これらの試作回路の詳細な分析を続けている。
また、本研究で得られた成果の1つとして、8値以上の論理数にも十分に対応可能なAINVの高い線形特性および高い精度で外部制御可能なDLCの可変しきい値特性がVLSIチップの試作を通して確認できたことを第20回多値論理とその応用研究会(2007年1月,宮崎)で報告し、さらにその詳細な評価をまとめた投稿論文がThe 37th IEEE International Symposiumon Multiple-Valued Logic(ISMVL2007)で採択された。2007年5月にオスロで発表をおこない、多値論理に関する研究をおこなっている各国の研究者や技術者と意見交換する予定である。