2020 Fiscal Year Annual Research Report
冗長ガロア体算術に基づくセキュリティハードウェアの高水準設計技術の研究開発
| Project/Area Number |
17H00729
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
本間 尚文 東北大学, 電気通信研究所, 教授 (00343062)
|
|---|
| Project Period (FY) |
2017-04-01 – 2021-03-31
|
| Keywords | 計算機システム |
|---|
| Outline of Annual Research Achievements |
R1年度までに開発した冗長表現により記述されるガロア体算術演算回路の形式的設計・検証手法の応用として，当該ガロア体算術演算回路の自動生成ジェネレータを開発した．同ジェネレータは，設計仕様としてアーキテクチャ，基数，および算術アルゴリズムを入力すると，形式的に完全性を検証済みのガロア体算術演算回路のHDL記述を自動生成するシステムである．まず，入力された仕様に応じて，本研究で開発した拡張ガロア体算術演算グラフを生成する．次に，これまでに開発したグレブナー基底に基づく検証および自然演繹に基づく検証を併用する検証システムを用いて当該グラフ表現で与えられる回路コードから回路機能を検証する．その後，検証された当該グラフをHDLの形式に変換して出力する．ここで，同変換は一対一対応で行えるため直接変換できることに注意されたい．本研究で生成する対象は，代表的なガロア体算術演算であるMastrovito乗算とMassey-Omura乗算とした．入力には同乗算の並列アーキテクチャ，基数（2～256の範囲）および使用するガロア体表現を与える仕様とした．開発方法としては，まず本研究者がこれまでに開発済みの他回路のジェネレータを拡張した．特に，本研究において拡張したグラフ表現の生成システムおよびグラフからHDLへの変換システムを新たに開発し，それらをこれまでの検証システムに接続した．その上で，典型的な乗算器を現実的な時間（数秒程度）で生成・検証可能であることを実証した．さらに，車載向けセキュリティハードウェア設計への当該システムの適用可能性を評価した．
|
| Research Progress Status |
令和2年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和2年度が最終年度であるため、記入しない。
|
