2017 Fiscal Year Annual Research Report
Creation of spin-coupling technology suitable for Si quantum bit integration
| Project/Area Number |
17H01276
|
|---|
| Research Institution | National Institute of Advanced Industrial Science and Technology |
|---|
Principal Investigator |
安田 哲二 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 研究部門長 (90220152)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
森 貴洋 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (70443041)
大野 圭司 国立研究開発法人理化学研究所, 石橋極微デバイス工学研究室, 専任研究員 (00302802)
森山 悟士 国立研究開発法人物質・材料研究機構, 国際ナノアーキテクトニクス研究拠点, 主任研究員 (00415324)
伊藤 公平 慶應義塾大学, 理工学部(矢上), 教授 (30276414)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | 量子ビット / スピンカプラ- / トンネルFET / シリコン / 等電子トラップ |
|---|
| Outline of Annual Research Achievements |
本研究課題の目的であるシリコンスピン量子ビットにおけるビット間スピン結合技術（スピンカプラー）の確立に向けて、本年度はスピン結合機能の検証実験の舞台となる等電子トラップ(IET)不純物を導入したトンネル電界効果トランジスタ(TFET)のスピン量子ビット作成プロセスの改善に取り組んだ。具体的には、本課題の研究チームがこれまでに作製してきたIET-TFET型量子ビットについて、スピン結合機能検証実験により適した構造とするために、(1)ゲート幅を縮小し、(2)IET不純物の位置制御を実現しようとするものである。
(1)および(2)を実現するために、まず電子線描画装置による試作プロセスを確立した。(1)については、産総研に今年度導入された高加速電子線描画装置を用いてリソグラフィ工程の条件出しを完了し、素子分離加工のための反応性イオンエッチング工程を最適化した。その結果、平面型TFET構造においては最狭ゲート幅100nm、Fin型TFET構造においては50nm幅を実現するプロセスが確立された。このプロセス開発と並行して進めたデバイス設計の結果を踏まえ、年度末から平面型TFET構造を有する量子ビットの試作を開始しており、平成30年度前半には素子を完成させ特性評価に入る予定である。(2)については、50nm角のイオン注入窓を開口するリソグラフィ工程を確立しており、これを今後の試作に適用していく。
次年度の特性評価に向けては、理研および物材機構における測定系の整備を行い、これまでに作製したIET-TFET型量子ビットを用いて試験的な測定を実施した。その中で得られたデータについて、過去の実験データと合わせて学会発表を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度の目標としたIET-TFET型量子ビットの試作プロセスの確立を達成しており、おおむね順調に進展している。また、測定系の整備・試験的測定の中で、量子ビットの特性について新たな知見を得て学会発表しており、評価についても順調に進捗している。
|
| Strategy for Future Research Activity |
試作を進めている量子ビットを平成30年度早々に完成させ、評価に入る予定である。その評価結果を踏まえ、スピンチェーンによるスピン結合機能の実証を目指した実験に着手する。具体的には、スピンチェーンのプロトタイプ素子の構造設計を進めると共に、その構造を実現するための試作プロセスの検討を進める。同時に、現在試作可能な素子構造でも検討可能な範囲で、スピンチェーンの実現可能性を探る評価実験を進めていく。
|
