2017 Fiscal Year Annual Research Report
Highly parallel computing with many corallum mimic architecture
| Project/Area Number |
17H01707
|
|---|
| Research Institution | University of Tsukuba |
|---|
Principal Investigator |
山口 佳樹 筑波大学, システム情報系, 准教授 (30373377)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | FPGA / メニーコア / マルチFPGA |
|---|
| Outline of Annual Research Achievements |
超並列SIMD型アーキテクチャを実現するための基本命令セットアーキテクチャについて提案を行った。まず、重力多体問題用専用パイプライン（GRAPE: GRAvity PiPE）をベースに開発を行った。行列計算や姫野ベンチマークなどで一定の性能を実現できた一方、FPGAの強みである文字列演算（データベース検索など）や半精度や四半精度計算（AIなど）のアプリケーションに対して高効率に加速機構を適用することが難しいこともわかった。そこで、基本命令セットアーキテクチャを変更し、超並列SIMD計算を意識し、かつ演算加速機構のコア部分を書き換え可能な構造とすることでこの問題解決を図った。三次元トーラス構造を採用し、64（=4×4×4）個の演算加速機構のコア部分をXILINX社製XCU1525 FPGAボード（XILINX Ultrascale+ Virtex XCVU9P-fsgd2104 FPGA）による実機試験では、約42%のLUT、約7%のオンチップメモリ、約78%のDSPユニットを使用した。演算加速機構のコア部分は倍精度浮動小数点をサポートしているため、DSPユニット数が本実装のボトルネックとなっていた。高密度なメニーコアアーキテクチャを実現するため、倍精度演算機構の更なる効率化について必要なことが確認された。
また、同アーキテクチャは複数FPGAの利用を想定しており、隣接するFPGAとはP2Pで接続することを想定している。そこで、40Gbpsの光通信について基本モジュールを作成し、これについて検証試験を並行して行った。複数のFPGAによって形成される高次元トーラスにより通信を行うため、通信パケットのルーティングについても制御が必要である。そこで、オーバーヘッドがほとんどない、高効率計算を実現するための小規模な通信用I/Fの方向性について確認された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の予定では、演算加速機構のコア部分を確定し、ネットワークアーキテクチャおよびメモリの階層構造について着手する予定でった。しかし、当初実装した演算加速機構においてはその最大性能を引き出すプログラムを記述することが難しく、より平易に実装ができるように、コア部分の命令セットアーキテクチャの見直しを図った。にもかかわらず、期間内に実機での検証試験まで至ったことは十分な進展があったと考えることができる。また、実機において、クリティカルパスが明確になり、現在のアーキテクチャについてパイプライン段数を増やすことが望ましいことがわかっている。そこで、クリティカルパスを減少させるための提案についても並行して行った。
|
| Strategy for Future Research Activity |
次年度は、演算コア間のネットワークアーキテクチャおよびそれを高効率に利用可能な階層メモリ構造について研究を進める予定である。まず、演算コア間のネットワークアーキテクチャを実現するには、隣接する演算コアから送信されたデータを自分の演算パイプラインの、どこに、どのように挿入し利用するかが重要となる。また、高次元トーラス構造を実現するため、これに加えて複数のレジスタをネットワーク上に挿入し、またそれを簡単に制御できる構造とすることが望ましい。加えて、動作周波数を高める工夫として、倍精度計算の多段化およびDSP利用の最小化なども同時に検討する予定である。これらにより、電力体性能において、非常に高い性能を持つメニーコアアーキテクチャが提案できると考えられる。
|
