• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2018 Fiscal Year Annual Research Report

不揮発メモリコンピューティング

Research Project

Project/Area Number 17H01708
Research InstitutionThe University of Tokyo

Principal Investigator

中村 宏  東京大学, 大学院情報理工学系研究科, 教授 (20212102)

Co-Investigator(Kenkyū-buntansha) 並木 美太郎  東京農工大学, 工学(系)研究科(研究院), 教授 (10208077)
宇佐美 公良  芝浦工業大学, 工学部, 教授 (20365547)
Project Period (FY) 2017-04-01 – 2020-03-31
Keywords計算機システム / 不揮発メモリ
Outline of Annual Research Achievements

まず不揮発メモリを主記憶として採用するコンピューティングの性能評価環境の構築と、高性能化を目指すうえでのボトルネックを明らかにすることを目指し、不揮発メモリである3D-XPointをPCIe経由で主記憶として利用することができる実行環境を構築し、基本的な性能評価を行った。単純なkey-value storeを1回のリクエストが必要とするデータ量を変更しながら実行することでその基本特性を明らかにするとともに、DRAMと3D-XPointの速度差が性能に与える影響について検討し、3D-XPointの大容量性を性能向上に利用するという基本戦略の有効性を確認した。次に、プロセッサコアにはキャッシュメモリを3次元実装により大量に搭載することで、低速な不揮発メモリを主記憶に採用する際の性能低下を抑えるという方針のもと、3次元積層LSI内部で発生した熱がどのように伝わるのかについて、発熱回路と温度測定回路を搭載した評価用チップの設計・試作と実測を行うと共に、3次元数値流体力学ソフトウェアを用いてその結果の解析を行った。さらに、不揮発メモリの低電力性を生かすためにはプロセッサコア内の記憶部の消費電力を提言する必要があることから、プロセッサコア内のレジスタとキャッシュメモリをSOTBで実装したプロセッサ上で、OSの制御により電源電圧とボディバイアスを最適化する手法について、検討を行った。また、大容量の不揮発メモリを主記憶に採用する場合には主記憶上でデータのビットエラーが発生する確率が上昇する。この問題に対しハードウェアの追加をすることなく、ソフトウェアレベルで性能低下をできるだけ抑えながら、結果に対する影響を最小化する手法について検討を行った。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

当初計画では、システムソフトウェア、メモリアーキテクチャ、回路技術、評価プラットフォームの開発を予定していた。評価プラットフォームに関しては3D-XPointが利用できるようになり、シミュレーションでは実行時間が膨大となり評価が困難と思われていたが、提案する不揮発メモリコンピューティングの有望な応用分野となる、大容量の主記憶を必要とするアプリケーションの評価が、性能評価の精度は高くはないもの、性能向上を検討する上での方式検討が行える環境が整った点は、進展である。また、当初目指していて、システムソフトウェア、アーキテクチャ、回路レベルの連携による研究が進んだ点も、本年度の進捗である。

Strategy for Future Research Activity

提案する不揮発メモリコンピューティングの有効性をより広い応用範囲で示すために、データ量は多くはないが間欠動作するエッジ側の処理から、ファイルI/Oが頻発するようなバックエンド側の処理に対して、システムソフトウェアとアーキテクチャを中心に検討を進めると共に、システム全体での評価をさらに進める。

  • Research Products

    (5 results)

All 2019 2018

All Presentation (5 results) (of which Int'l Joint Research: 2 results)

  • [Presentation] 3次元積層LSIの実チップ発熱・放熱時における温度の過渡解析と評価2019

    • Author(s)
      堀米亮汰, 宇佐美公良
    • Organizer
      電子情報通信学会VLSI設計技術研究会(VLD2018-107)
  • [Presentation] Evaluation System for Low-power LSIs using SOTB Technology towards Software-based Body Bias Control2018

    • Author(s)
      Kenji Oshiro, Shinsuke Hamada, Atsushi Koshiba, Mitaro Namiki
    • Organizer
      IEEE Symposium on Low-Power and High-Speed Chips XXI
    • Int'l Joint Research
  • [Presentation] Reactive NaN Repair for Applying Approximate Memory to Numerical Applications2018

    • Author(s)
      Shinsuke Hamada, Soramichi Akiyama, Mitaro Namiki
    • Organizer
      The 8th Workshop on Systems for Multi-core and Heterogeneous Architectures
    • Int'l Joint Research
  • [Presentation] ソフトウェアによるSOTBチップの動的ボディバイアス制御に向けた評価環境の構築2018

    • Author(s)
      大城 研治, 小柴 篤史, 濱田 慎亮, 並木 美太郎
    • Organizer
      情報処理学会第143回システムソフトウェアとオペレーティング・システム研究会
  • [Presentation] デバッグ情報とシグナルを用いたメモリエラーの修復2018

    • Author(s)
      濱田 槙亮、穐山 空道、並木 美太郎
    • Organizer
      情報処理学会 第30回コンピュータシステムシンポジウムComSys2018

URL: 

Published: 2019-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi