2017 Fiscal Year Annual Research Report
自動状態バックアップ機構を利用した高性能・高信頼システム設計技術
| Project/Area Number |
17H01709
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
藤田 昌宏 東京大学, 大規模集積システム設計教育研究センター, 教授 (70323524)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | 自動バックアップ / パワーゲーティング / ハイパフォーマンス・コンピューティング / 不揮発性メモリ / 低消費電力 |
|---|
| Outline of Annual Research Achievements |
デジタルハードウェアの低消費電力化技術として、回路を部分的に電源をオフするパワーゲーティングの利用が広まりつつある。パワーゲーティングでは、電源の供給を止めるため、漏れ電流を含むすべて電力消費を止めることができるが、一方で、電源が止まるため、その回路部分のフリップフロップやメモリの内容が失われ、電源を再度オンにした際、電源オフの前の状態と異なる状態になってしまう（電源オン時に決まる、たまたまの値になってしまう）。そこで、パワーゲーティング時には、電源オフの前に、その回路部分のフリップフロップやメモリの内容を、電源をオフにしても値を保存できるところに退避させてから電源をオフにする必要がある。あるいは、不揮発性のメモリから構成されるフリップフロップやメモリを利用することで、電源が供給されなくても値を保持できるようにしている。ここでは、前者に基づくパワーゲーティングの内、最近提案されているIGZOトランジスタを利用した不揮発性フリップフロップやメモリ実装などを利用することで、電源オフ時のフリップフロップやメモリの内容を1，2サイクルで退避でき、また電源オン時にも1，2サイクルで値をもどせる回路アーキテクチャを仮定する。つまり、非常に効率のよいパワーゲーティングアーキテクチャを仮定する。このようなパワーゲーティングメカニズムは処理の上では、電源オフ時のシステムの状態を保持し、いつでもそれに戻せる機構が実装されていることになる。本研究では、それを単に低消費電力化だけでなく、高性能計算に活用する。今年度は、性能評価のためのシミュレータを作成した。提案手法の性能評価のため、パワーゲーティングにおける電源オンとオフの操作を個別に扱えるようになっている。これをFPGA上で実行したり、論理エミュレータ上で実行することにより、提案手法の性能改善に関する評価を大規模設計に対して行うことができる。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
2種類のシミュレータを開発している。1つ目は与えられたハードウェア設計である論理回路に対して、ユーザが指定したフリップフロップやメモリの内容を電源オフの動作として退避するための領域を自動的に追加し、電源オフ時のデータの退避と電源オン時のデータの復旧をユーザが指定したサイクル数で実行する回路に変換するものである。変換された後の回路をシミュレーションやエミュレーションすることにより、提案手法の評価を行うことができる。これにより正確なシミュレーションが可能となるが、特にソフトウェアでシミュレーションする場合には、非常に時間がかかってしまう。そこで、対象ハードウェアをプロセッサとし、その上で実行されるプログラムの動作をSystemCを利用してシミュレーションする環境もあわせて開発を行っている。C言語レベルの評価となるため、実行サイクル数はあくまで見積もりに基づくものとなるが、非常に（100倍以上）高速にシミュレーションできる。使い方としては、このSystemC言語に基づくシミュレーションをまず行って、大まかに性能評価をしてから、より詳細な評価を前者の回路レベルのシミュレーションで行うという手順になる。
|
| Strategy for Future Research Activity |
次年度は、今年度までに開発して来ている２つのシミュレータを利用して、具体的な応用について評価を進めていく。応用としては、深層機械学習を考えており、エッジ側で学習と処理の両方ができるような低消費電力ハードウェアを対象に考えている。そのハードウェアアーキテクチャ自体と、それにパワーゲーティング機構をどのように実装するかの両面について研究を進めていき、提案手法の有効性を示す。パワーゲーティングを利用することで、計算を過去の状態に瞬時に戻すことができるが、それを深層学習上でどのように適用するかを中心に研究していく。まず、深層学習自体を簡潔な回路で高並列に実行するアルゴリズムを検討する。エッジ間の通信は低速かつ非常にローカルなものに限られるため、このような通信状態でも最適並列実行を実現することを目指す。また、併せてパワーゲーティングで利用される不揮発性メモリの深層学習における効果的な利用法についても検討していく。同時に、シミュレーションではなく、上述の変換された回路を直接FPGAを使って実装し、実行することも検討していく。
|
Research Products
(5 results)
