2018 Fiscal Year Annual Research Report
生産性と性能を両立する共有メモリ型大規模並列計算基盤
| Project/Area Number |
17H01711
|
|---|
| Research Institution | Nagoya Institute of Technology |
|---|
Principal Investigator |
津邑 公暁 名古屋工業大学, 工学(系)研究科(研究院), 准教授 (00335233)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
五島 正裕 国立情報学研究所, アーキテクチャ科学研究系, 特任教授 (90283639)
塩谷 亮太 名古屋大学, 工学研究科, 准教授 (10619191)
|
|---|
| Project Period (FY) |
2017-04-01 – 2021-03-31
|
| Keywords | 並列処理 / マルチスレッディング / 並行性制御 / トランザクショナルメモリ |
|---|
| Outline of Annual Research Achievements |
HTM（ハードウェアトランザクショナルメモリ）では同一共有変数へのアクセスが頻発すると性能が低下してしまうため，アクセス競合を極力回避する必要がある．一般にTxには，ある共有変数に対するread・writeアクセスが完了した後にも，コミットまで長時間処理が継続するものがある．このような場合，当該Txにおいてその変数に再度アクセスしないにも関わらず，当該変数に対する他スレッドによるアクセスは競合として検出され，並列性が損なわれてしまう．そこで，Tx内でアクセス済みの共有変数に対し，Txをコミットする前であっても他のスレッドによるreadおよびwriteアクセスを投機的に許可するスケジューリング手法を提案し，それに伴うコヒーレンシ制御について検討した． 提案手法をLogTMに実装し評価を行った結果，平均63.6%，最大38.8%の性能向上を達成した.
また，HTMでは一般的にキャッシュライン単位で共有変数に対するアクセス競合の検出を行うが，この検出方法では，複数のスレッドが異なる共有変数に対してアクセスを試みたとしても，これらの変数が同一キャッシュライン上に配置されている場合，誤って競合が検出される．本稿では，このような競合の誤検出がどの程度の頻度で発生するのかを調査し，誤検出が頻発するプログラムについて，原因となるデータ構造とそれに対する処理とを分析した．調査の結果，平均27.4%，最大99.9%の誤検出率を確認した．また，競合検出のためのハードウェアを追加し，キャッシュライン単位よりも細粒度に競合を検出できるようにすることで，誤検出を抑制する手法を提案し，評価を行った結果，平均17.7%，最大36.5%の性能向上を達成した
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
当初の予定通り，トランザクショナルメモリのスケジューリング最適化に関する研究を通じて多くの知見を蓄積しつつあり，この点においては順調に進行している。また，既存のソフトウェアトランザクショナルメモリの実装調査や，ソフトウェアトランザクショナルメモリとハードウェアトランザクショナルメモリとの協調方式についても検討を進めることができている。一方で，LSI設計については少し進捗に遅れが生じている。
|
| Strategy for Future Research Activity |
早急にハードウェアトランザクショナルメモリの方式設計を行った後，FPGA/LSI設計を進める。
|
