2018 Fiscal Year Annual Research Report
トランジスタの特性変動モデルにもとづく時変チップ ID の実現
| Project/Area Number |
17H01713
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
佐藤 高史 京都大学, 情報学研究科, 教授 (20431992)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
廣本 正之 京都大学, 情報学研究科, 講師 (60718039)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | チップID / 経年劣化 / 個体識別 / 集積回路設計 / 暗号・認証 |
|---|
| Outline of Annual Research Achievements |
集積回路の経年劣化は、回路が使用される環境の温度や電源電圧に依存するほか、トランジスタがオンとなる確率（デューティ比）やトグル回数（周波数）など動作条件の影響を受ける。このため、全く同一の回路であっても、各トランジスタの特性劣化は異なる。時変チップIDの実現に向けて、こうした物理的・論理的要因を考慮しつつ特性変動量をコンパクトにモデル化する必要がある。
今年度はまず、シリコン集積回路の特性変動データに基づいて、様々なプログラムの実行や入力データに依存して変化する劣化量を見積もる方法を検討した。また、劣化量を高速に見積もれるよう、プログラム実行や入力データにより変化する回路中の論理ゲートへの入力信号をデューティー比やトグル率として要約することで、見積もり時の扱いを容易化した。次に、トグル率等を回路構造に合わせて伝搬させることで、入力の相違による回路遅延の劣化変動見積もり精度が向上できることを確認した。同時に、この検討により、入力が異なることによる劣化量の変動が予想以上に大きいことが明らかとなった。そこで、劣化量をより正確に見積もることを目的として、劣化量推定のためのセンサ回路を回路中に補助的に設け、劣化の予測精度を向上する方法を提案した。
有機トランジスタを用いる検討では、試作したチップを約1ヶ月間測定することで、トランジスタの経時的な劣化を観測した。この測定により、有機トランジスタの経時特性変化を具体的に求めることが出来た。その結果に基づいて劣化を考慮したトランジスタモデルを作成した。提案するモデルは、しきい値電圧とキャリア移動度を時間の関数として表わすことにより、特性劣化を表現している。モデル式中のパラメータの定義と構成の工夫により、各パラメータの変化に応じてモデル式で与えられる特性が連続にまたスムーズに変形され、劣化を考慮したシミュレーションが可能となった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
回路の経年劣化をモデル化し、特性変動を予測するには、シミュレーションや計算機支援の設計技術を適切に援用することが重要である。これまでの取り組みにより、集積回路の経年劣化について、デューティー比やトグル率などの、より抽象的な要約指標を用いて回路遅延の経時的な変動を見積もることができるようになっているなど、チップID構成の要素技術の整備が行えた。これらを用いて新たなチップID回路の構成を提案し国際論文誌へ採録されている。様々なチップID方式の検討により新たな概念に基づくチップID回路を発案し、特許化に結びつけるなど、着実に成果が得られている。
さらなる研究加速のためにシリコン集積回路に加えて、有機トランジスタに着目し、これを用いた検討を開始している。シリコントランジスタと同様、有機トランジスタにおいても単体トランジスタの特性変動をモデル化することで、回路特性の変動をシミュレーションにより求めることが可能となった。有機トランジスタの劣化が比較的早いことから、有機トランジスタを用いるチップID回路を設計・試作し、その経時的な応答変動の観測とモデルによる予測との比較を行っている。この点については当初の予定以上に進んでいると考えられるが、現状、測定結果が想定よりも不安定であるなど解決すべき点も残っている。
以上の進みと遅れを考慮すると当初の計画と同程度の進捗と考えられることから、「おおむね順調に進展している」と判断した。
|
| Strategy for Future Research Activity |
時変チップIDの構築に向けての要素技術の開発は着実に進んでいると考えている。昨年度に引き続いて今年度も、シリコン集積回路を用いる検討と並行して、有機トランジスタを用いる検討を実施する。一部の有機トランジスタでは、それ自身の動作や環境の影響（空気中の湿度等）をうけて短期間に特性変動が進むとともに印刷等の簡易なプロセスを用いて比較的短期間で製造でき、研究を進める上で必要となるチップの試作と測定による劣化データの取得を、より効率よく行えるためである。
現状、有機デバイスに関する測定において結果が安定しない場合があり、その原因を探っているところである。回路中のトランジスタサイズの最適化、レイアウト設計上の工夫、および製造プロセスへもフィードバックによって、測定結果の信頼度を向上し、研究の一層の加速を図る。
|
| Remarks |
情報回路方式(佐藤高史)研究室 ウェブページ http://easter.kuee.kyoto-u.ac.jp/
研究成果を論文誌や学会にて発表した際に、その内容を簡潔にまとめている。
|
