• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2020 Fiscal Year Annual Research Report

Shift-Power-Safe Scan Test Methodology for High-Quality Low-Power LSI Circuits

Research Project

Project/Area Number 17H01716
Research InstitutionKyushu Institute of Technology

Principal Investigator

温 暁青  九州工業大学, 大学院情報工学研究院, 教授 (20250897)

Co-Investigator(Kenkyū-buntansha) 梶原 誠司  九州工業大学, 大学院情報工学研究院, 教授 (80252592)
宮瀬 紘平  九州工業大学, 大学院情報工学研究院, 准教授 (30452824)
Holst Stefan  九州工業大学, 大学院情報工学研究院, 助教 (40710322)
Project Period (FY) 2017-04-01 – 2021-03-31
Keywords計算機システム / 電子デバイス・機器 / ディペンダブル・コンピューティング / シフトエラー / IR-Drop / シフトタイミング / テストクロック / グルーピング
Outline of Annual Research Achievements

本年度は、提案したシフト電力安全型スキャンテスト技術(SPS-Scan)の評価用回路の試作(ローム社CMOS 0.18um使用)を行なった。納品された15個のテストチップに対して、三菱マイコン社製の評価ボードMU300-EMとClound TestingTMService社製の卓上LSIテストシステムCX1000Dを用いて測定実験を行なった。まず、テストチップに搭載された遅延測定回路の測定精度について、遅延測定回路のパス上に介在する遅延用バッファ(計200個)の1つあたりの遅延時間と、遅延調整回路において選択信号値を切り替えた際に増加する遅延時間を比較することで測定した。その結果、この2種類の遅延のばらつきが±2.8psと小さく、測定精度が約124ps~129psであることが分かり、設計した遅延測定回路の測定精度測が高いことが確認できた。次に、Synopsys社製ATPGツールTetraMAXで生成された2種類(縮退故障対象と遷移遅延故障対象)のスキャンテストパターンを用いてIRドロップ遅延測定を行なった。その結果、テストパターンで活性したフリップ・フロップの数と分布によって、IRドロップ遅延が大きく変わり、局所的にホットスポットが発生しうることが確認できた。最後に、本研究で提案されたスキャンセグメント型部分シフト可能スキャン設計、及び、最適スキャンクロック分配手法の有効性に関する評価実験を行なった。その結果、試作回路が比較的小さくクロック設計の選択余地が小さいこともあって、スキャンセグメント型部分シフト可能スキャン設計の方が局所的にホットスポットの削減に対してより有効でることが確認できた。また、部分シフト手法を利用することによって、各スキャンチェーン上の隣り合うフリップ・フロップのクロック近傍の遷移ゲート数の差を減らすことができ、シフトエラーの危険性の低下が確認できた。

Research Progress Status

令和2年度が最終年度であるため、記入しない。

Strategy for Future Research Activity

令和2年度が最終年度であるため、記入しない。

  • Research Products

    (10 results)

All 2021 2020 Other

All Int'l Joint Research (2 results) Journal Article (3 results) (of which Int'l Joint Research: 3 results,  Peer Reviewed: 3 results) Presentation (5 results) (of which Int'l Joint Research: 2 results)

  • [Int'l Joint Research] University of Stuttgart(ドイツ)

    • Country Name
      GERMANY
    • Counterpart Institution
      University of Stuttgart
  • [Int'l Joint Research] 安徽大学(中国)

    • Country Name
      CHINA
    • Counterpart Institution
      安徽大学
  • [Journal Article] Probability of Switching activity to Locate Hotspots in Logic Circuits2021

    • Author(s)
      Y. Zhang, S. Holst, X. Wen, K. Miyase, S. Kajihara, J. Qian
    • Journal Title

      IEICE Trans. on Inf. & Syst.

      Volume: E104-D Pages: 掲載予定

    • Peer Reviewed / Int'l Joint Research
  • [Journal Article] Non-intrusive Online Distributed Pulse Shrinking Based Interconnect Testing in 2.5D IC2020

    • Author(s)
      T. Ni, H. Chang, T. Song, Q. Xu, Z. Huang, H. Liang, A. Yan, X. Wen
    • Journal Title

      IEEE Trans. on Circuits and Systems II: Express Briefs

      Volume: 67 Pages: 2657-2661

    • DOI

      10.1109/TCSII.2019.2962824

    • Peer Reviewed / Int'l Joint Research
  • [Journal Article] LCHR-TSV: Novel Low Cost and Highly Repairable Honeycomb-Based TSV Redundancy Architecture for Clustered Fault2020

    • Author(s)
      T. Ni, Y. Yao, H. Chang, L. Lu, H. Liang, A. Yan, Z. Huang, X. Wen
    • Journal Title

      IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems

      Volume: 39 Pages: 2938-2951

    • DOI

      10.1109/TCAD.2019.2946243

    • Peer Reviewed / Int'l Joint Research
  • [Presentation] Probability of Switching activity to Locate Hotspots in Logic Circuits2020

    • Author(s)
      R. Oba, K. Miyase, R. Hoshino, S.-K. Lu, X. Wen, S. Kajihara
    • Organizer
      IEEE Workshop on RTL and High Level Testing
    • Int'l Joint Research
  • [Presentation] Logic Fault Diagnosis of Hidden Delay Defects2020

    • Author(s)
      . Holst, M. Kampmann, A. Sprenger, J. D. Reimer, S. Hellebrand, H.-J. Wunderlich, X. Wen
    • Organizer
      Int'l Test Conf.
    • Int'l Joint Research
  • [Presentation] LSIの領域毎の信号値遷移確率に基づく電力評価に関する研究2020

    • Author(s)
      大庭涼, 星野竜, 宮瀬紘平, 温暁青, 梶原誠司
    • Organizer
      信学技報, Vol. 120, No. 236, DC2020-33
  • [Presentation] メモリのサイズおよび形状に起因するロジック部の高消費電力エリア特定に関する研究2020

    • Author(s)
      高藤大輝, 星野龍, 宮瀬紘平, 温暁青, 梶原誠司
    • Organizer
      電子情報通信学会技術研究報告, DC2020-72
  • [Presentation] A Novel High Performance Scan-Test-Aware Hardened Latch Design2020

    • Author(s)
      R. Ma, S. Holst, X. Wen, A. Yan, H. Xu,
    • Organizer
      電子情報通信学会技術研究報告, DC2020-71

URL: 

Published: 2021-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi