2018 Fiscal Year Annual Research Report
高輝度 LHC 実験に向けたミュー粒子トリガーの高度化
Project/Area Number |
17H02880
|
Research Institution | The University of Tokyo |
Principal Investigator |
奥村 恭幸 東京大学, 素粒子物理国際研究センター, 准教授 (90779266)
|
Co-Investigator(Kenkyū-buntansha) |
石野 雅也 東京大学, 素粒子物理国際研究センター, 教授 (30334238)
|
Project Period (FY) |
2017-04-01 – 2022-03-31
|
Keywords | LHC-ATLAS 実験 / ミューオントリガー / Associative Memory / 高速パターン認識技術 / 高輝度 LHC 実験 |
Outline of Annual Research Achievements |
Associative Memory (AM) によるパターン認識を用いたオンラインミューオン飛跡再構成手法の開発として AM ASIC に記録可能なパターン数容量、レイテンシーに着目をした研究を行いハードウェアへの実装に向けた具体的なシステムデザインの最適化の研究を行った。複数の検出器層の情報を用いた運動量の概算手法と、 AM シミュレーションを組み合わせ、オンライン運動量分解能の観点から AM を用いたオンラインミューオン再構成の性能が評価可能および設計の最適化が可能となった。システムの最適化研究として、特に AM ASIC に搭載される機能の一つである "Don't Care Bit 機能" (ドリフト半径表現の LSB を無視する機能でヒットのマッチングを行う際の精度をレイヤー毎、パターン毎に柔軟に調整できる機能) を利用し、ドリフト半径表現を高精度 (1mm) に保ちつつ、ハードウェアの容量制限を満たすパターンリストが、全検出器領域で作成可能であることを示した。また本最適化の研究により、 期待以上のパターン認識の性能が達成され、アルゴリズム全体像の大幅な改善が可能となった。アルゴリズムチェーンの最適化研究結果として、パターン認識部の後段に実装予定であった最小二乗法によるフィッティング部を省略しても十分な運動量分解能が達成されることが明らかとなり、より短いレイテンシーでの再構成が可能な設計となった。 並行してエレクトロニクスの制御部の開発として、 System-on-a-Chip (SoC) とよばれる FPGA と Linux を搭載した CPU のハイブリッドなデバイスを用いた制御システム開発の基礎開発研究を推進した。Xilinx 社製の Zynq chip を用いた組み込み Linux 開発により、 FPGA プログラミングを制御する機能の実装に成功した。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
AM パターン認識の出力情報である各々の検出層の情報をもとに、複数の検出層での相関を指標とし、磁場中での曲率の情報を引き出し運動量を算出する計算部分のシミュレーションを開発した。これによりオンライン運動量分解能を指標とした、性能評価研究およびシステムの最適化研究が可能となった。この点は予定通りの進展である。またパターンリストの最適化を行い Associative Memory の容量で収まる範囲内で、パターンリストが準備可能であることを示した。さらにパフォーマンス (運動量分解能) と必要パターン数を指標にしたシステムの最適化の研究により、特に AM ASIC の機能である "Don't care bit" を用いたパターンリストの最適化によって、当初の予定を上回る性能をパターン認識において達成することが可能となって、従来予定をしていた最小二乗法によるフィット機能を搭載せずとも十分な性能が達成できることを証明したことは期待以上の成果であったと言える。これにより、シンプルなアルゴリズムでのオンライン再構成が可能となり、レイテンシーの観点でも最適なアルゴリズムに改善をすることができた。この修正によりアルゴリズムが FPGA の計算機能を用いず、ほぼ AM ASIC のみで実現されることになった。これに関連して FPGA Firmware の実装が主目的であったデモンストレーション研究の優先度を下げたため、この点については予定した進捗はみらていない。代わりに System-on-a-chip デバイスを用いたスローコントロール系の実装研究の優先度をあげて取り組み、本年度の研究において基本開発環境の確立を行い、さらに FPGA の Programming 等、最終システムに実装予定の機能のデモンストレーションを達成した。この点は予定以上の進捗であったと言える。
|
Strategy for Future Research Activity |
本年度の研究によって Associative Memoryを用いたLHC-ATLAS実験オンラインミュー粒子飛跡検出システムの基礎デザインが完成した 。特に、Associative Memoryを用いてメモリの容量の範囲内で、高輝度衝突環境において必要な性能を持ちつつ、レイテンシーを最短に抑えた 基礎デザインが完成した。これを元に、システムの性能評価研究を進め、 (1)低い運動量での再構成性能の理解 (2)多様なミュー粒子に対する性能の理解 (3)ミュー粒子検出器のアライメントの効果等、実機検出器を用いた際の性能の理解 を進める。現在ベンチマークモデルとして、モンテカルロシミュレーションを用いたZボソンの崩壊終状態のミュー粒子を用いているが、それに加えて、J/Psi粒子生成反応のモンテカルロサンプルや、パンチスルーミュー粒子等のバックグラウンドを含む実データを用いた解析を推進 し、(1)と(2)の理解を進める。また実テデータでの性能と、モンテカルロデータでの性能の比較により(3)の理解を進め、実機での運用 に備えた経験を得る。これらの知識はオペレーションにおける必要な手続きを定める上で重要となる。 また近年の研究により、System-on-a-Chip (SoC) デバイスを用いた電気回路制御系の開発の必要が、高輝度LHC実験に向けて増してきている。これはミ ュー粒子トリガーに対しても同様であり、本研究でも、特に高エネルギー実験での使用に焦点を定めた利用法を理解し、及び開発手続きを確立する。高輝度LHC実験における SoC デバイスを用いたシステムの設計や、デモンストレーションをすすめる。
|