2019 Fiscal Year Annual Research Report
高輝度 LHC 実験に向けたミュー粒子トリガーの高度化
| Project/Area Number |
17H02880
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
奥村 恭幸 東京大学, 素粒子物理国際研究センター, 准教授 (90779266)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
石野 雅也 東京大学, 素粒子物理国際研究センター, 教授 (30334238)
|
|---|
| Project Period (FY) |
2017-04-01 – 2022-03-31
|
| Keywords | LHC-ATLAS実験 / ミューオントリガー / Associative Memory / 高速パターン認識技術 / 高輝度LHC実験 / System on chip / システム制御 |
|---|
| Outline of Annual Research Achievements |
Associative Memory(AM)を用いたオンラインミュー粒子再構成について、ATLAS実験オンラインミューオン再構成をベンチマークとして性能評価研究を継続して行った。複数のミューオン検出層で得られた直線部分飛跡を結合することでミューオンを再構成するが、AMを用いたオンラインで測定可能な３つの観測量に対して、ミューオンの横運動量と反比例の関係にあることを実データを用いて示し、低運動量(~6 GeV)から連続的な運動量の推定がオンラインで可能であることを示した。またオンラインの運動量推定と、オフラインの運動量推定を比較することにより分解能を評価し、低運動量領域から数10 GeVの領域まで、およそ8%-15%の分解能で高速運動量推定が可能であることが示された。シミュレーションを用いた評価と実データを用いた評価(シミュレーション通りの検出器設置位置でない可能性を含む)を行ったが、これらを比較することにより検出器のミスアライメントの効果の理解も進んだ。パンチスルー等のバックグラウンドの除去率に対する研究も行い、現行のトリガーアルゴリズムに対して、更に5倍の除去性能を有することが明らかとなった。総合的に高い性能を持っていると判断される。この評価はすべて実現可能なファームウェア、ハードウェアの設計に基づくシミュレーションで得られた結果であり、実現のための基礎スタディーは完了した。AMchip06を用いた試作機を用いてこれらの機能が実装可能であることを示すデモンストレーションも行った。また、トリガーの高度化のために必須となる制御装置の開発研究も行っている。電気回路の制御ハブとなる基盤を開発し、2020年4月までにプロトタイプの制作が完了した。並行してSystem On Chip評価基盤を用いた準備研究も進め、ソフトウェア・ハードウェアの統合開発環境の確立も終えた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
ミューオンオンライン再構成技術について、システム設計・アルゴリズムチェーンの設計も完了し、実現可能なオンライン再構成手法が開発されたと言える。また実データシミュレーションを用いた評価も進み、運動量に応じて8-15%の運動量評価が可能であることが明らかとなった。トリガーの運動量閾値以下のミューオンの除去率は現行のアルゴリズムより2.5倍よく、またフェイクのミューオンに対しては5倍よいことが明らかとなった。そのスタディーを通じてアルゴリズムチェーンの最適化も達成された。これらは予定通りの進行である。昨年度までの研究により、当初の予定よりも大幅にファームウェアが簡素化可能であることが明らかになったため、ハードウェアデモンストレーションの重要度は下げて遂行している。現状使用可能であるAssociative Memory (AMchip06とPattern Recognition Mezzanine Card試作機)を用いて使用する予定の機能がすべて使用可能であることの確認も行った。ハードウェア試作機を用いた実証研究については、予定通りの進行である。
System-on-a-chip(SoC)デバイスを用いた制御装置はミューオントリガーの高度化を達成するために必要不可欠なコンポーネントであり、その研究開発も展開している。SoCデバイスを活用した電気回路システムの開発も進行中であり、こちらはプロトタイプ電子回路ボードの設計(回路図、及び回路レイアウトを含む)まで含めて完了し、2020年5月現在までにプロトタイプが完成し、実機を用いたデモンストレーションの段階に入った。こちらは当初の予定以上の進展があった箇所であると言える。総合して概ね順調に進展していると判断する。
|
| Strategy for Future Research Activity |
高速再構成アルゴリズムの研究については、これまで研究結果をまとめるフェーズに入る。結果の精査や、ファインチューニングを遂行し、これまでの研究成果(システムレベルデザイン、feasibility studyの研究、開発されたアルゴリズム)をまとめ、ドキュメント化していく。さらに、国際会議等の発表を通じて、研究成果を発信していく。また、国際共同研究として、ATLAS MDT Trigger Systemの技術選択、及び実装に向けた研究が開始される。これまでに本研究課題で得た経験を最大限活用し、高速伝送、高速認識技術、オンライン飛跡再構成の観点から実機開発の貢献に繋げる。実装のためのデータフォーマット等の設計も進め、建設のフェーズへ移るための基礎を構築する。またこれまでの研究で得られた知見をもとに、将来の発展可能性についても検討を開始する。
加えてトリガーシステム高度化のために必要不可欠である、System-on-a-chip (SoC)技術を用いた先端制御系の開発・実装を発展研究として展開しており、この研究を残りの二カ年でより発展させていく予定である。この課題について、開発に加えて実機プロトタイプを用いた試験が開始される。プロトタイプの基礎動作の確認、機能の実装 (光通信を用いたEthernet通信、Xilinx Virtual Cableアプリケーション、Soft Error Mitigation機能、Error時の自動修復機能等) を行う。また複数のボード周辺機器を含む、テストベンチシステムを構築し、実装された機能について、システムレベルでのデモンストレーションを行う。これらの研究を通じ、トリガーシステムの高度化を制御の観点でも実現するための基礎技術を確立する。
|
Research Products
(5 results)
