2018 Fiscal Year Annual Research Report
| Project/Area Number |
17H03214
|
|---|
| Research Institution | University of Yamanashi |
|---|
Principal Investigator |
矢野 浩司 山梨大学, 大学院総合研究部, 教授 (90252014)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山本 真幸 山梨大学, 大学院総合研究部, 助教 (00511320)
松本 俊 山梨大学, 大学院総合研究部, 教授 (00020503)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | パワーデバイス / SiC / 実装 / ワイドバンドギャップ半導体 |
|---|
| Outline of Annual Research Achievements |
高耐圧SiCチップと低耐圧Si-MOSFETチップを縦方向にスタック実装したSiCカスコード素子のプロトタイプを試作した。その基本特性は、オン抵抗80mΩ、ドレインーソース間降伏電圧950Vであり、SiCパワースイッチングデバイスとしての基本性能が得られていることが確認された。すなわち本実装方法は絶縁性能や内部寄生因子に対して問題が生じないことが明らかになった。試作したスタック実装カスコード素子のオン抵抗はこれまで試作した２次元実装構造のものに比べ２倍程度高いものであるが、これはスタック実装素子の試作に用いた高耐圧SiCチップのチャネル幅が元々狭いことによるものであるため、今後チャネル幅の最適設計をすればこの問題を解決できる。またスイッチング特性の測定より、試作素子のターンオン時間が大きいことが判明したが、これもチャネル部の最適設計にて解決できることがシミュレーションにより判明している。これと並行して、３次元スタック実装素子の目標性能を明らかにするために、２次元実装構造を電気的性能を実験的に明らかにした。
さらに、SiCカスコード素子の信頼性を調査するために、まず2次元実装素子においてストレス試験を実施した。試験は、カスコード素子のゲート・ソース間に逆バイアス20Vのスパイク電圧を周波数40kHzで202時間印加し、ストレス試験前後での素子のゲートしきい電圧、オン抵抗、逆導通特性を調べた。その結果、ストレス印加後素子の特性に有意な変化は見られず、SiC-MOSFETに見られるような、動作時のしきい電圧変動の問題はないことが明らかになった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
2018年度の目標であるスタック実装素子の基本設計を行いプロトタイプを完成させ、SiCパワーデバイスとしての基本特性を達成することができた。
|
| Strategy for Future Research Activity |
昨年度までで、目標となるSiC-3Dスタック実装カスコード素子の基本的な実装構造を明らかにしたため、本年度は伝熱特性をシミュレーションにて詳細に検討し、熱歪みや上下チップ間寄生因子を低減する設計の微調整を行い、実装方法を完成させる。そしてパワー密度や信頼性の側面から、従来のSiやSiCモジュールに対する本素子の優位性を明らかにし、本研究の総括とする。
|
