2019 Fiscal Year Annual Research Report
| Project/Area Number |
17H03214
|
|---|
| Research Institution | University of Yamanashi |
|---|
Principal Investigator |
矢野 浩司 山梨大学, 大学院総合研究部, 教授 (90252014)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
松本 俊 山梨大学, 大学院総合研究部, 教授 (00020503)
山本 真幸 山梨大学, 大学院総合研究部, 助教 (00511320)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | ワイドバンドギャップ / SiC / パワーデバイス / パワーモジュール / SIT / JFET |
|---|
| Outline of Annual Research Achievements |
最終年度である本年度は、前年度までに実施した高耐圧SiCチップと低耐圧Si-MOSFETチップを縦方向にスタック実装したSiCカスコード素子のプロトタイプの電気的特性および信頼性を評価し、総括をした。
まずその基本特性は、室温でオン抵抗80mΩ、ドレインーソース間降伏電圧950Vであり、SiCパワースイッチングデバイスとしての基本性能が得られていることが確認された。また、同サンプルの室温から400Kまでの温度において各種電気特性を明らかにするとともに、高温でも遜色ない動作が可能なことを確認した。更に室温での400V、負荷電流2.5～10Aでのスイッチング特性を測定し、外部ゲート抵抗および負荷電流のスイッチング特性への依存性を調査したところ、ターンオフ動作は50n秒以下の高速である反面、ターンオン時間は300n秒程度と、比較的大きいことが判明した。これはスタック実装素子中のSiCトランジスタのチャネル幅が元々狭く、ターンオン動作時にSiCチップ中の寄生容量における電荷の放電がスムーズに出来ていないことが原因であり今後チャネル幅の最適設計をすればこの問題を解決できる。
更に、SiCカスコードの2次元実装素子においてストレス試験を実施した。試験は、カスコード素子のゲート・ソース間に逆バイアス20Vのスパイク電圧を周波数40kHzで202時間印加し、ストレス試験前後での素子に対し電流DLTS測定を行い、ストレスによるSiCチップの活性領域の結晶欠陥への影響を調査した。その結果、ストレス試験前後で結晶欠陥に由来するDLTSスペクトルのピーク波形に顕著な変化は無く、同デバイスのストレスに対する信頼性が高いことが予測できた。
以上より、本研究で提案したスタック型SiCカスコード素子は、高パワー密度且つ高信頼性のパワーモジュールとして期待できることが予測できた。
|
| Research Progress Status |
令和元年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和元年度が最終年度であるため、記入しない。
|
