High-Speed and Reliable Wireline Communication System based on Plastic Waveguide

2017 Fiscal Year Annual Research Report

• Project/Area Number: 17H03244
• Research Institution: The University of Tokyo
• Principal Investigator: 飯塚 哲也 東京大学, 大規模集積システム設計教育研究センター, 准教授 (10552177)
• Project Period (FY): 2017-04-01 – 2020-03-31
• Keywords: 集積回路 / ミリ波 / 誘電体 / 通信

Outline of Annual Research Achievements

本研究では、通信経路の低コスト化・軽量化に向けて、従来の金属配線の代わりに誘電体材料を導波路として利用した高速有線通信技術への応用を目指し、高い通信速度と信頼性を両立する通信方式とそのための要素回路技術を提案し、高い通信速度と信頼性を実証するとともにその学術基盤を確立することを目的としている。
本年度は、まず、キャリア周波数として用いる140GHz帯（D-band）信号を生成する電圧制御発振器（VCO）の検討および設計を行い、小面積かつ低消費電力にて低位相雑音を実現する回路方式を提案し、まず詳細なシミュレーションによりその性能を実証し、65nm CMOS技術による試作実装を行った。また、高い送信電力による安定した通信を実現するため、ミリ波増幅回路の設計および詳細なシミュレーションによる実証を行い、D-bandでの信号増幅を確認した。
さらに、誘電体導波路の信号伝達特性の予備的な評価を行い、実際の信号伝送が可能であることを示すとともに、誘電体導波路通信に使用するオンチップアンテナをシリコン基板上に実装しその特性評価を行った。アンテナ裏面の基板除去による損失低減を目指し、裏面基板除去のためのプロセス技術について複数検討を行い、実施コストと安定性の観点の両面から比較検討を行った。
信頼性の高い通信を実現するため、オンチップPUF回路および真正乱数発生回路の検討を行った。SRAM型構造においてPMOSデバイスのNBTI劣化を意図的に引き起こすことで閾値変動を発生させ、PUF回路または真正乱数発生回路としての機能を実現する手法について検討を行い、シミュレーションおよび65nm CMOS技術を用いた試作チップによる実測評価を通して検討を行った。
また、電力効率の良い通信システムを実現するため、時間領域信号処理の活用を目指し高精細時間・デジタル変換回路技術についても検討・提案を行った。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

当初の研究計画策定時には知り得なかった高精度シミュレーション環境を初年度に導入したことにより、チップ試作実装の初期段階でより詳細かつ確度の高い検証が可能となった。そのため、D-band帯における発振器や電力増幅回路の設計において、多数のテスト用回路を実際に設計・計測することなく、確度の高い設計を進める事ができている。これにより、計画していたよりも早期に、提案する要素回路技術において当初想定していた性能を達成することが見込まれ、早期に多くの知見を得ることができている。また、さらなる性能向上を狙った技術提案も可能と考えられる。さらに、ナノテクノロジー・プラットフォーム微細加工拠点の利用を通じて、当該拠点の技術支援員からの支援を受けることにより、複数のアンテナ裏面基板除去プロセス技術の比較を行う事ができ、想定していたよりも早期に候補となるプロセス手順を選定できている。

Strategy for Future Research Activity

これまでに、通信システムの実現に必要な基本的な要素回路技術は、主に詳細なシミュレーションによりそれぞれ一定の提案・実証が達成されている。今後は、実際のチップ試作を通した実測による評価を行うとともに、継続して各要素回路の性能向上を狙った技術提案を行い、全体の通信システムの実装および実証に向けて研究計画を推進していく計画である。特に誘電体導波路と集積回路の結合部分において、新たな実装技術の開発が必要となることが見込まれており、信頼性の高い実装技術の実現に向けて検討・実証を行う計画である。