2018 Fiscal Year Annual Research Report
High-Speed and Reliable Wireline Communication System based on Plastic Waveguide
| Project/Area Number |
17H03244
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
飯塚 哲也 東京大学, 大規模集積システム設計教育研究センター, 准教授 (10552177)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | 集積回路 / ミリ波 / 誘電体 / 通信 |
|---|
| Outline of Annual Research Achievements |
本研究では、通信経路の低コスト化・軽量化に向けて、従来の金属配線の代わりに誘電体材料を導波路として利用した高速有線通信技術への応用を目指し、高い通信速度と信頼性を両立する通信方式とそのための要素回路技術を提案し、高い通信速度と信頼性を実証するとともにその学術基盤を確立することを目的としている。
本年度は、まず、キャリア周波数として用いる140GHz帯（D-band）信号を生成する電圧制御発振器（VCO）の設計を行い、各ブロック間の接続を最適化し、インピーダンス整合回路を取り除くことで、小面積かつ低消費電力にて低位相雑音を実現する回路方式を提案し、実測によりその性能を実証した。
また、送受信機の実現に向けて、生成された信号に対して変調及び増幅を行うミリ波送信回路の設計・実証を行った。変調回路を小面積かつ低消費電力で実現するため、変調方式としてON-OFF変調を採用し、低損失かつ高いON-OFF比を持つ変調器のアーキテクチャを提案し、実測により実証した。さらに高い送信電力による安定した通信を実現するため、電力増幅回路を実装し、D-bandでの信号増幅を確認した。
さらに、誘電体導波路の信号伝達特性の評価を行うとともに、誘電体導波路通信に使用するオンチップアンテナをシリコン基板上に実装しその特性評価を行った。アンテナ裏面の基板除去による損失低減を目指し、裏面基板除去のためのプロセス技術の開発を行った。アンテナ評価に必須となるバラン等のオンチップ受動素子の試作を行いその評価を行うとともに、実測にあたり必要となるディエンべディング手法の比較評価を行った。
また、信頼性の高い通信システムを実現するため、回路の電源を安定化させるための電源レギュレータ回路および誘電体導波路からの漏洩磁界を観測するための磁界プローブ技術についても検討・提案を行っている。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
研究計画策定時には知り得なかった高精度シミュレーション環境を初年度に導入したことにより、チップ試作実装時により詳細かつ確度の高い検証が可能となった。そのため、D-bandにおける発振器や電力増幅回路の設計において、計画していたよりも早期に、提案する要素回路技術において当初想定していた性能を達成することができたとともに、早期に多くの知見を得ることができたため、さらなる性能向上を狙った技術提案が可能となっている。また、ナノテクノロジー・プラットフォーム微細加工拠点の利用を通じて、当該拠点の技術支援員からの支援を受けることにより、アンテナ裏面基板除去プロセス技術を想定していたよりも早期に確立できている。
|
| Strategy for Future Research Activity |
これまでに、通信システムの実現に必要な基本的な要素回路技術はそれぞれ一定の提案・実証が達成されている。今後も継続して各要素回路の性能向上を狙った技術提案を行うとともに、全体の通信システムの実装および実証に向けて研究計画を推進していく。特に誘電体導波路と集積回路の結合部分において、新たな実装技術の開発が必要となることが見込まれており、信頼性の高い実装技術の実現に向けて検討・実証を行う計画である。
|
