2019 Fiscal Year Annual Research Report
High-Speed and Reliable Wireline Communication System based on Plastic Waveguide
| Project/Area Number |
17H03244
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
飯塚 哲也 東京大学, 大学院工学系研究科(工学部), 准教授 (10552177)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | 集積回路 / ミリ波 / 誘電体 / 通信 |
|---|
| Outline of Annual Research Achievements |
本研究では、通信経路の低コスト化・軽量化に向けて、従来の金属配線の代わりに誘電体材料を導波路として利用した高速有線通信技術への応用を目指し、高い通信速度と信頼性を両立する通信方式とそのための要素回路技術を提案し、高い通信速度と信頼性を実証するとともにその学術基盤を確立することを目的としている。
キャリア周波数として用いる140GHz帯（D-band）信号において前年度までに実現した低損失かつ高いON-OFF比を持つON-OFF変調回路とセルフミキサ回路を用いた受信回路を組み合わせ、信号の送受信を実証した。またON-OFF変調された送信信号を増幅し、出力信号パワーを高めるための電力増幅回路において、オンチップトランスフォーマを用いた電力合成回路を提案し、二つおよび四つの電力増幅回路出力を合成し出力電力を高める方式について、65nmバルクCMOSプロセスによる試作を通して実証した。同時に、並列化における課題について明らかにし、設計指針を提示した。また、受信機側への応用を想定した低雑音増幅回路の最適な設計手法を検討し、同様に65nmバルクCMOSプロセスを用いた試作および実測評価を用いてその特性を確認した。
キャリア周波数生成および周波数変調に用いられるPLL回路について、設計容易化手法および低位相雑音の実現手法をそれぞれ提案するとともに、受信側のベースバンド信号処理に必要なADC回路について、スタンダードセルベースの設計自動化手法についても提案を行った。これらの要素回路技術はミリ波回路と同一チップ上への集積化を想定し、同65nmバルクCMOSプロセスにおける試作を通してその性能を実測により明らかにした。
さらに、誘電体導波路の周波数特性を考慮した通信経路をシミュレーションにより検証し、複数の変調方式の比較を行い、各方式における利害得失について検討を行った。
|
| Research Progress Status |
令和元年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和元年度が最終年度であるため、記入しない。
|
