2018 Fiscal Year Annual Research Report
Precise structure control of 3-dimensional integration CMOS using high mobility materials through layer transfer
| Project/Area Number |
17H06148
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
高木 信一 東京大学, 大学院工学系研究科(工学部), 教授 (30372402)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
前田 辰郎 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 研究主幹 (40357984)
入沢 寿史 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (40759940)
|
|---|
| Project Period (FY) |
2017-05-31 – 2022-03-31
|
| Keywords | MOSFET / Ge / III-V半導体 |
|---|
| Outline of Annual Research Achievements |
(1) layer transferによるチャネル形成技術・・・(100)面と(111)面Ge基板に対し、smart cutによるGOI形成条件の最適化を行い、酸素イオン注入条件とアニール条件の絞り込みを進めた。また酸化濃縮法により圧縮ひずみGOI構造が形成でき、10nm以下の極薄膜でもひずみが維持できることを示した。ELO法によるlayer transferでは、HELLO法によりGOI構造の膜厚揺らぎを効果的に低減できることがわかった。その結果、10nm以下の極薄膜領域ではGe薄膜の均一性が移動度特性を大きく支配することが明らかになった。一方、III-V-On-Insulator構造の実現のため、InAs基板にsmart cut 技術を適用し、(111)面を用いることで、(100)面よりも膜厚平坦性、均一性に優れたInAs-OI構造が実現できることを明らかにした。
(2) 低温SD形成と3次元CMOSコテクティビティ技術・・・III-Vチャネルに対する低温SD形成技術として、InAsチャネルに対し、Niとの合金であるNi-InAsをSDとするメタルSD構造を検討した。この構造で問題となるNi-InAs/InAsとのコンタクト抵抗とNi-InAs層の抵抗を精密に評価することができる、InAs-OI構造を用いた新しい寄生抵抗評価手法を提案し、コンタクト抵抗の実測に成功した。
(3) 高品質MOS界面形成技術・・・Ge MOS界面特性向上の点で重要な遅い準位に関し、新しい評価手法を提案し、膜中に存在している遅い準位と高電圧ストレス条件で発生する遅い準位の分離に成功すると共に、遅い準位低減のための指針を提示した。また、III-V MOS界面準位形成の機構を明らかにするために、電子電流と正孔電流と生成界面準位との関係を調べ、正孔電流との間に強い相関があることを明らかにした。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
(1) layer transferによるチャネル形成技術・・・高性能GOI n-MOSFETが期待できる(111)面に対しても、良好なGOI層が形成できるsmart cutとアニーリングの条件を見出すことができた。また、高性能GOI p-MOSFETが期待できる(110)面に対しても酸化濃縮法の検討を開始した。更に、GOI構造においてLayer transfer時のバック界面の形成方法について検討を行い、バック界面にSiのパッシべーション層を挿入することでホール移動度の低減を抑制できることを明らかにした。III-V-OI構造向けのドナー基板形成技術として、GaSb基板上InAs/GaSbヘテロ接合の結晶成長に取り組み、基板成長前表面処理・成長条件の最適化を行った結果、表面ラフネス2nm程度まで低減したことで、転写への準備が整った所である。
(2) 低温SD形成と3次元CMOSコテクティビティ技術・・・3次元積層構造での低温SD形成では、メタルと半導体との合金からなるメタルSD構造が最も有望であるが、懸念点の一つは半導体層とのコンタクト抵抗である。今回想定しているIII-V nMOSFETやGe p-MOSFETでは、それなりに低いコンタクト抵抗値が想定されるので、比較的低い抵抗領域で精度の高いコンタクト抵抗測定手法の確立が必須であった。今回、極薄OI構造を用いて高精度にコンタクト抵抗を測定できる評価素子構造を考案し、実際に高精度な評価ができることを実証した。
(3) 高品質MOS界面形成技術・・・Ge MOS界面欠陥の低減に関し、Yなどの元素がGe酸化膜ネットワークの強化に役立つことが明らかになった。また、InGaAs/InAs MOS界面に関しては、界面準位生成に関して、正孔電流の重要性が明らかとなり、ゲート電極の選択など正孔電流低減の可能性を図るべきであることが分かった。
|
| Strategy for Future Research Activity |
(1) layer transferによるチャネル形成技術・・・Geへのsmart cut技術の適用に関しては、GOI 上のMOSFET作製プロセスの最適化を進め、優れた素子特性の実現を目指す。また、平坦性の向上と均一な薄膜化手法を開発して、極薄(100)/(111)GOI MOSFETの素子動作を実現する。酸化濃縮法を用いたGOI構造に関しては、(110)GOI MOSFETの実証を目指す。一方、smart cut 法によるInAs-OI構造に関して、CMPプロセスの最適化により平坦性に優れた薄膜InAs-OI構造の実現を目指すと共に、キャリア濃度の低減など電気特性の改善を進める。更に、ELO法に用いるドナー基板の形成技術の高度化(エピ構造、平坦性など)とIII-V-OI構造の作製、面方位を変えた基板を利用してELO法に用いるドナー基板の形成を行う。加えて、超薄膜化によるバンド構造等の評価を進める。
(2) 低温SD形成と3次元CMOSコテクティビティ技術・・・InAs-OI構造におけるメタルSD構造のコンタクト低減手法を探索すると共に、金属とGOI層との合金によるメタルSDを用いたGOI構造に対しても、同様の寄生抵抗の評価を進める。また、III-V/Geスタック構造でのメタルSD形成について、具体的な検討を始める。更に、3次元CMOS構造のための転写材料の最適化と2階層化を進める。2階層化した上下の半導体層に対してViaを介して電気的なコンタクトを形成する手法を開発し、デバイス動作実証を目指す。
(3) 高品質MOS界面形成技術・・・(100)/(111)Ge MOS界面に関し、高い電子移動度を実現するためのMOS界面形成方法を検討する。また、InGaAsやGaSbに関して、ALD前の表面処理を含めて、界面準位低減の方法を検討すると共に、界面準位の形成機構の明確化を進める。
|
Research Products
(36 results)
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] Ultrathin-body Ge-On-Insulator MOSFET and TFET technologies2018
Author(s)
S. Takagi, W.-K. Kim, K.-W. Jo, R. Matsumura, R. Takaguchi, T. Katoh, T.-E. Bae, K. Kato and M. Takenaka
Organizer
AiMES 2018 (ECS and SMEQ Joint International Meeting), Symposium G03: SiGe, Ge, and Related Materials: Materials, Processing, and Devices
Int'l Joint Research / Invited
-
-
-
-
-
-
-
-
-
[Presentation] High performance UTB GeOI n and pMOSFETs featuring HEtero-Layer-Lift-Off (HELLO) technology2018
Author(s)
W. H. Chang, T. Irisawa, H. Ishii, H. Hattori, H. Ota, H. Takagi, Y. Kurashima, N. Uchida, and T. Maeda
Organizer
AiMES 2018 (ECS and SMEQ Joint International Meeting), Symposium G03: SiGe, Ge, and Related Materials: Materials, Processing, and Devices
Int'l Joint Research / Invited
-
-
-
-
-
