2019 Fiscal Year Annual Research Report
Design-less system of Analog integrated circuits by learning skills of expert engineers
| Project/Area Number |
17K00073
|
|---|
| Research Institution | Gunma University |
|---|
Principal Investigator |
高井 伸和 群馬大学, 大学院理工学府, 准教授 (70318905)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | アナログ集積回路設計 / 自動設計 / 深層学習 / 演算増幅器 |
|---|
| Outline of Annual Research Achievements |
IoT など多種多様な半導体機器の実現に素早く対応するためにはアナログ集積回路の自動設計環境が必須であるが，現状では仕様や回路構造が限られた範囲でしか実現しておらず実用的とは言えない。本研究は，申請者が自動設計の高速化のために開発した同一判定・類似度計算アルゴリズムが回路図の書き方に依存することなくトポロジーを認識できることに着目し，これを深層学習に適用して自動設計に熟練の設計者の勘所を組み込むことを目的とする。
平成30年度では、平成29年度に自動設計したコンパレータ回路に比べてより複雑な回路構成である演算増幅器の学習に取り組むために、回路の評価方法の改善と効率的な学習データの作成方法を確立し、より複雑である演算増幅器の自動設計に成功した。また、自動設計の有用性をシミュレーション上のみならず、実回路で実証するために平成29年度に自動設計したコンパレータ回路を試作・評価した。これらの結果をもとに平成31年度では、自動設計した演算増幅器を CMOS プロセスを用いて試作・測定し、センサーユニット用増幅回路に求められる目標性能（低雑音・低電圧・低消費電力・高スルーレート）が保証されていることを確認した。自動設計したコンパレータ回路を用いフラッシュ型 A/D 変換回路を実現し、1GBPSを実現できることを確認した。また、平成31年度演算増幅器設計コンテストにおいてシミュレーション部門で４部門中２部門で準優勝し、試作部門においては優勝でき、本手法の有効性を大いに示す結果となった。
以上の成果を２件の特許出願、１件の国際学会発表、１０件の国内学会発表（うち１件は賞を受賞）で報告している。
|
Research Products
(13 results)
