2018 Fiscal Year Research-status Report
最先端LSIの電源供給信号線の欠陥に対するテスト・診断手法に関する研究
| Project/Area Number |
17K00081
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
宮瀬 紘平 九州工業大学, 大学院情報工学研究院, 准教授 (30452824)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | LSIテスト |
|---|
| Outline of Annual Research Achievements |
近年の半導体製造技術は、配線幅20nm以下まで微細化することが可能になってきた。一方、微細化により欠陥の起こるメカニズムは非常に複雑化し、欠陥回路のテスト・診断が非常に難しくなってきている。微細化が進むにつれ、電源供給信号線の欠陥がスタンダードセル（NAND、AND等のセル）に対する電源供給に与える影響が大きくなると考えられる。昨年度の研究実施状況報告書に基づき研究実績の概要を下記に示す。
(1)最先端LSI設計環境における欠陥の影響範囲の見積り(平成30年4月～平成30年12月)：平成30年度に利用しているEDAツール（商用LSI設計・検証ツール）の利用可能ライセンスの変更があり、実験環境の再構築を余儀なくされている。一定の条件で欠陥の影響範囲を見積ることを可能にしたが、現在も任意の条件で実験可能になるよう環境整備を続けている。また、欠陥が存在しても信頼性が保てる技術を海外の研究グループと国際会議で発表した。
(2)欠陥検出シミュレータ（平成30年6月～平成30年9月）：上記(1)のEDAツールの利用可能ライセンスの変更で、ツールの結果を用いたシミュレータの実装は困難となったが、欠陥を顕在化するような信号値遷移の発生範囲を特定するシミュレータを開発した。この技術は短時間で消費電力が増加する範囲を求めるための基礎技術となり、LSI設計およびテストなど広い範囲に応用可能な技術となる。短時間で消費電力解析が可能となれば、LSI設計・テスト期間の短縮にダイレクトに効果がある。この成果は、現在国際会議に投稿中である。
(3)欠陥を検出するテスト入力生成（平成30年9月～平成30年12月）：テスト入力最適化技術を用いて、検出率の最大化・データ量の最小化を行うためのプログラムを実装中である。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
一部の成果は論文発表をすることができているが、EDAツール（商用LSI設計・検証ツール）の利用可能ライセンスの変更に伴い、今後の研究でのフォローが必要と考えられる。下記に各項目の進捗状況を述べる。
(1)最先端LSI設計環境における欠陥の影響範囲の見積り(平成30年4月～平成30年12月)：平成30年度に利用しているEDAツール（商用LSI設計・検証ツール）の利用可能ライセンスの変更があり、実験環境の再構築を余儀なくされた。以前自動化できていた処理を行うプログラム作成し検証する必要があり、かなりの時間を要している。これまでに一定の条件で欠陥の影響範囲を見積ることを可能にしたが、現在も任意の条件で実験可能になるよう環境整備を続けている。
(2)欠陥検出シミュレータ（平成30年6月～平成30年9月）：上記のEDAツールの利用可能ライセンスの変更で、ツールの結果を用いたシミュレータの実装は困難となったが、欠陥を顕在化するような信号値遷移の発生範囲を特定するシミュレータを開発した。
(3)欠陥を検出するテスト入力生成（平成30年9月～平成30年12月）：(1)の対応により遅れている。テスト入力最適化技術を用いて、検出率の最大化・データ量の最小化を行うためのプログラムを実装中である。
(4)生成したテスト入力に対する電力解析・遅延解析（平成30年12月～平成31年3月）：上記(1)のEDAツールの利用可能ライセンスの変更に伴い実施が遅れており次年度に実施する予定である。
|
| Strategy for Future Research Activity |
今後、本研究は、研究開始当初の予定に加えて昨年度進捗を得ることが困難だった項目に関して実施する。
(1)電源供給信号線上の欠陥に対する診断(平成31年4月～平成31年10月)欠陥の位置を特定することが可能なアルゴリズムを開発する。この期間中に進捗状況の(1)最先端LSI設計環境における欠陥の影響範囲の見積りについても実施する。進捗状況の(1)に関してはEDAツール（商用LSI設計・検証ツール）を用いた実験環境の構築を最優先で行い、その他の研究の進捗に合わせて利用する。
(2)診断用テスト入力生成（平成31年6月～平成31年12月）テスト入力最適が技術を用いて、位置を特定可能な欠陥の候補数やテスト入力データ量の最小化を行う。この期間中にまだ実施が完了できていない進捗状況の(3)欠陥を検出するテスト入力生成、および、(4)生成したテスト入力に対する電力解析・遅延解析を実施する。
(3)研究成果の評価・まとめ（平成31年12月～平成32年3月）研究成果をまとめ論文投稿・論文発表する。現在国際会議であるIEEE International Test Conference in Asia 2019へ投稿中の論文が採録されなかった場合は、査読者のコメントをもとに再実験等を行い、平成31年12月に開催されるIEEE Asian Test Symposium2019に投稿する。
|
| Causes of Carryover |
既に国際会議で成果を発表しているが、大学院生を発表者にすることができず、学生用に確保した旅費を翌年分に持ち越すこととした。現時点で、大学院生が第一著者である論文を国際会議に投稿しており、その論文が採択されれば大学院生用の旅費として使用する予定である。
|
