2018 Fiscal Year Research-status Report
深層学習向けニューラルネットワークチップの研究開発
| Project/Area Number |
17K00083
|
|---|
| Research Institution | Kumamoto University |
|---|
Principal Investigator |
尼崎 太樹 熊本大学, 大学院先端科学研究部(工), 准教授 (50467974)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | 深層学習 / AIチップ |
|---|
| Outline of Annual Research Achievements |
【研究の方針】
本研究では高速・低消費電力な深層学習チップを実現するために，回路レベル，デバイスレベル両方からNN専用HWアーキテクチャの探索を行う．当面は深層学習で最も広く使用される畳み込みニューラルネットワーク（CNN）を対象とし，以下の2項目に分けて研究を行う． ①ニューラルネットワーク専用アーキテクチャの研究 ②イベント駆動型低消費電力方式の研究最初の1年半でNN専用アーキテクチャ，および低消費電力方式の検討・評価を行う．①は低精度演算に特化した研究で，②はイベント駆動型低消費電力方式に関する研究である．①と②は平行して行うが，最終的にはNN専用アーキテクチャとしてマージする．
【研究成果】
初年度に得られた基礎評価を基にディープニューラルネットワーク（DNN）向けアーキテクチャの仕様を明確化し、65nmスタンダードセルライブラリを用いたプロトタイプ評価を行った。DNN専用演算部はMAC演算のシリアル回路とし、AlexNetレベルのNNモデル実装を想定した場合、30fpsの処理能力をもつことを確認した。今後はNNチップの制御を行うプロセッサと組合わせる形で、最終年のチップ評価につなげる予定である。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本研究は当初の計画に沿う形で進展できている。
|
| Strategy for Future Research Activity |
最終年度はニューラルネットワーク専用アーキテクチャに関してレイアウト設計を行い、物理評価を予定している。加えて、既存の深層学習ツールから深層学習チップへデータをインポートできる仕組みを確立する。また、電源電圧制御、閾値制御、クロックゲーティングなどの低消費電力化手法と組み合わせることで超低消費電力化の検討をすすめる。
|
| Causes of Carryover |
当初計画予定であったプロトタイプ評価を最終年度にまわしたため。
|
