2019 Fiscal Year Research-status Report
FPGAクラスタにおけるクラスタ内・クラスタ間ネットワークの開発に関する研究
| Project/Area Number |
17K00087
|
|---|
| Research Institution | Shonan Institute of Technology |
|---|
Principal Investigator |
三浦 康之 湘南工科大学, 工学部, 教授 (40440292)
|
|---|
| Project Period (FY) |
2017-04-01 – 2021-03-31
|
| Keywords | システムオンチップ / ハイパフォーマンスコンピューティング / ネットワークオンチップ / FPGA |
|---|
| Outline of Annual Research Achievements |
本研究は、FPGAクラスタにおける汎用的なクラスタ内・クラスタ間通信のためのフレームワークの構築、および構築に伴う各種要素技術の開発を目的としている。本研究計画では、Altera FPGAの開発環境の枠組みを用いて、パケット交換方式によるFPGA内のメモリモジュール・外部メモリ・PCIインターフェイス・ボード間インターコネクトなど、ボード間通信を含む様々なモジュール間通信機能を実現するコンポーネントを構築する。一方、FPGAへの実装を想定した、各種効率化手法に関する提案および評価を行う予定としている。上記につき、2017年度は、「Avalon-Streamingインターフェイスを用いた一対一のモジュール間通信機能を実現」「複数のソフトコア・プロセッサが同時に稼働するシステムの試作と実験」を実現した。また、2018年度は、昨年度の成果を踏まえて、複数ボードにおける多対多の通信インターフェイスとなるルータ回路を実現し、動作確認と検証を行った。
2019年度は、実証実験に堪える通信インターフェイスの実現を目指し、以下の項目を実現した。
(1) ルータ回路の性能評価を可能にするため、ボード間通信回路の改善と、メモリインターフェイスの改良を行った。具体的には、ボード間とボード内で異なるクロック周波数で動作する機構の導入と、内部メモリの活用による高速化を行った。
(2) ルータ回路の性能と機能性向上のため、仮想チャネル機構の実装を行った。既存の規格であるQsys Interconnectの活用のため、信号を変換するための回路を作成した。
上記(1)(2)を実現した結果、さまざまな実証実験を可能とする通信インターフェイスが実現したので、国際会議論文を執筆して投稿を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
2018年度中に実現予定としていた「モジュール内あるいはモジュール間の多対多の通信フレームワーク実現」に関しては、概ねの完成をみたものの、2019年度中に着手する予定としていた実証実験の開始には至らなかった。また、論文の投稿と発表が若干遅れ、2020年度中に実施することとなった。
効率化手法に関する検討は順調に進展しており、「パケット通信の経路選択法に関する提案と性能評価」に関する論文の執筆と掲載、および国際会議でも発表を行った。
|
| Strategy for Future Research Activity |
2020年度4月時点で、「モジュール内あるいはモジュール間の多対多の通信フレームワーク実現」に関する国際会議投稿は完了し、採択された。本件については、9月に発表予定である。
また、効率化手法に関する新たな取り組みとして、FPGAボード間のユニバーサルメモリアクセスモデルに関する検討を開始しており、今年度中に口頭発表を行う予定としている。
|
| Causes of Carryover |
2020年5月に実施予定となっていた国際会議（実際には、新型コロナウィルスの影響により9月に実施延期となった）への発表のために、2020年度に渡航旅費と学会参加費が必要となった。当該事項については、会議自体が9月に延期になったため、9月に向けた渡航旅費と学会参加費として支出する予定としている。
|
