2019 Fiscal Year Research-status Report
Intelligently controled device simulator utlizing small numer of dominant time constant approximation
| Project/Area Number |
17K05142
|
|---|
| Research Institution | Kyoto Institute of Technology |
|---|
Principal Investigator |
熊代 成孝 京都工芸繊維大学, グリーンイノベーションラボ, 特任教授 (60791473)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
小林 和淑 京都工芸繊維大学, 電気電子工学系, 教授 (70252476)
|
|---|
| Project Period (FY) |
2017-04-01 – 2021-03-31
|
| Keywords | 負の時定数 / スナップバック / ハードブレークダウン / 過渡解析 / バイアス電圧増分量制限法 |
|---|
| Outline of Annual Research Achievements |
1. バイアス電圧増分量制限法によるハードブレークダウンの安定なシミュレーション手法の開発
バイアス電圧の増分量を小さくすることにより、系の非線形性が減少し、デバイスの主要応答時定数に負の時定数が発生しなくなることを確認。この知見に基づき、負の時定数が発生しない様にバイアス電圧増分量を制限してハードブレークダウンのシミュレーションを安定に行う方法を開発した。ハードブレークダウンによって電流が急激に上昇する部分で安定に収束解を得るためには、バイアス電圧増分量を10μVにまで低下させる必要があり、これは市販TCADシミュレータのNewton反復法の既定収束条件(＝ポテンシャルの許容誤差量)とほぼ同じ値であり、従来の常識的なバイアス増分量をはるかに下回るものであることを確認。このことは、本手法の適用にはNewton法の収束条件の厳格化が前提となることを意味している。
2. スナップバック現象の安定なシミュレーション手法の開発
昨年度開発した、①まずDC解析を進め、②Newton反復の途中で負の主要応答時定数の出現を検出した時点で過渡解析に切り替え、③負の応答時定数の絶対値以下の時間刻み幅で過渡解析を進める、というハードブレークダウンの安定解析手法を、ドレインに電流源を接続したGG(Gate Grounded)-NMOSのブレークダウン解析に適用し、ドレイン電圧-電流のスナップバック特性が安定にシミュレーション可能であることを確認した。ただ、安定ではあるものの、ハードブレークダウンの過程で出現する負の時定数の値が1E-12sのオーダーであり、過渡解析が定常状態に達する時間(1E-8sのオーダー)に比べて著しく小さいため、非常に多くの過渡解析時間刻みを必要とすることが、今後の課題として示された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
提案時の最終的な技術目標である、スナップバック特性の安定なシミュレーション手法の開発を達成。今後は、計算時間をより低減する手法の開発を行う。
|
| Strategy for Future Research Activity |
電流源を接続したスナップバック解析において、ハードブレークダウン過程で発生する負の時定数の大きさ(1E-12sのオーダー)が定常状態到達時間(1E-8sのオーダー)に比べて著しく小さくなり、非常に多くの過渡解析点数を必要とする問題に対し、ホモトピー法を適用して負の時定数の大きさを大きくすることが可能かどうか、検討する。
|
Research Products
(2 results)
