2018 Fiscal Year Research-status Report
シングルチャネル－マルチポート制御インタフェース回路の研究
| Project/Area Number |
17K06433
|
|---|
| Research Institution | The University of Shiga Prefecture |
|---|
Principal Investigator |
岸根 桂路 滋賀県立大学, 工学部, 教授 (20512776)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | シングルチャネル / マルチポート / 無線インタフェース / 制御回路 / 中継装置 / 終端装置 / 装置内回路 / CMOSデバイス |
|---|
| Outline of Annual Research Achievements |
超高速光通信システムの中継・終超高速光通信システムの中継・終端装置において，極微細化されたデバイスの適用が進んでいる．システムのさらなる高速化と高ロバスト性の実現のためには，伝送信号の状態に応じた中継・終端装置の最適動作が必須であり，装置内回路の最適制御にむけて，装置制御インタフェースを複雑化することなく構築することが不可欠である．本研究においては，通信システム用中継・終端装置の制御インタフェース小型化と制御性向上を目的とし，装置内の複数回路をシングルチャネルで制御可能とするシングルチャネル-マルチポート制御方式を提案している．
30年度は，①無線インタフェース高性能化のためのインタフェース回路を65nm-CMOSを用いて設計・試作した．②高性能受信回路実現にむけ，被制御ポートの識別情報抽出部において，前年度提案した回路構成法を適用した回路設計を実施した．③さらに，送信部変調方式の検討において，これまで検討してきた位相変調方式に加え，多値変調方式の適用の検討を実施した．④また，実績のあるアナログ－デジタル混載信号処理方式に対し，オールデジタル信号処理方式で実現することも検討した．①に関しては，ポート制御信号の無線送受信における空間多重化による伝送容量増大および送受信感度の向上を図るために，多段階位相シフタ回路をTSMC 65nmプロセスにより試作し、動作を確認した．②に関しては，簡易アナログ-デジタル(AD)変換回路とカウンタ回路から構成される受信回路を180nm-CMOSによりレイアウト設計まで実施し，ポストレイアウトシミュレーションにより動作を確認した．③に関しては，65nm-CMOSデバイスにより送受信回路を設計・開発し，評価・検証により，動作を確認した．④に関しては，デジタル送受信プロトコルを創出し，実装の検討を行った．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
①提案システムでは，無線インタフェースを想定しており，高感度のインタフェース回路が必要となる．これに対して，65nm-CMOSプロセスで多相クロック信号発生回路を設計・試作し，動作を確認した．
②前年度の回路ブロックレベルの設計に基づき，180nm-CMOS回路を用いて簡易AD変換回路を使用した受信回路をレイアウトレベルまで設計した．さらに，簡易AD変換回路の動作を解析するため，等価回路モデルを構築し，回路定数の最適化手法を提案した．
③65nmCMOSを用いて4値変調の送受信回路を試作し，評価・検証を実施した．高速動作を確認し，提案システムへの導入可否の検証を実施した．
④簡易に変調可能なデジタル変調方式を創出し，8ポートの信号制御が可能となること
を明らかにした．
|
| Strategy for Future Research Activity |
・受信回路のワンチップ化を検討する．180nm-CMOSデバイスによる受信回路ICの開発を実施する．
・オールデジタル信号処理方式をFPGAボードに実装し，動作検証を実施する．
・前年度試作した多段階位相シフタ回路の評価・検証を実施し，位相特性，雑音特性の観点から本システムへの適用の有効性を見極める．
・試作した4値変調回路の詳細評価を実施し，送受信回路間距離を踏まえ，信号安定性の観点から動作特性を検証する．
|
| Causes of Carryover |
令和元年度において，提案回路のIC試作とFPGAボードへの実装・評価により，提案技術の有効性を検証する．提案システム回路の特性を検証するため，試作・実装・評価することで動作検証をすることが必要となった．
①.設備備品費：機能ブロックレベルで設計したものを回路レベルで設計し，一部をディスクリート部品と論理回路モジュールで構築する（Digilent 30万円）．また，180nmトラジスタデザインキット・モデルパラメータを基にしたデータ保持回路装置の開発を実施する(Rohm 180nm:90万円)． ②.国内旅費：NTT厚木通信研究所において研究打合せを3回実施する（3万円×3回）．③.国外旅費：国際会議で30年度の成果を発表する（ICECS2019 20万円×1回）．④.要素回路に関する評価結果と解析に関する論文投稿を行う（IEICE 8万円）．
|
