Wireless Multi-Media Processing System with Coarse-Grained Reconfigurable Architectures

2021 Fiscal Year Annual Research Report

• Project/Area Number: 17K12656
• Research Institution: Meiji University
• Principal Investigator: 今川 隆司 明治大学, 理工学部, 助教 (90771395)
• Project Period (FY): 2017-04-01 – 2022-03-31
• Keywords: 再構成可能アーキテクチャ

Outline of Annual Research Achievements

CGRAアーキテクチャへのアプリケーション実装の検討を進める中で，アプリケーション回路を構成する要素の中でも，データフロー制御に関わるマルチプレクサの数が多く，このことが高いファンアウトの原因となり，配置配線を困難にする場合があることが明らかになった．そこで，以下の2通りの方針に基づき，CGRAに搭載する演算資源の検討を行った．1つ目は，マルチプレクサを始めとするデータフロー制御に関連する要素をマッピングするための，新たな演算ブロックの設計である．2つ目は，乗算や積和演算の高校率実装を目的として用意されているDSPブロックへの，データフロー制御に関連する要素をマッピングできる機能の追加である．上記の2つに対して，様々なベンチマークアプリケーションを実装し，回路面積と配置配線効率の観点から比較を行った．比較の結果，2つの演算資源のいずれが適切であるかはアプリケーション回路に依存することが分かり，明確な優劣をつけることは出来なかった．一方で，前者の新たな演算ブロックに関しては，FPGA上に配置する数や場所を最適化することで配置配線効率が大きく向上することが示唆されている．今後，これらの検討を更に進めることで，CGRAをベースとした無線動画像伝送システムの実装効率の向上が十分期待できる．