2019 Fiscal Year Annual Research Report
Process Variation Estimation using Flip-Flop Retention Characteristics
| Project/Area Number |
17K12657
|
|---|
| Research Institution | Fukuoka University |
|---|
Principal Investigator |
西澤 真一 福岡大学, 工学部, 助教 (40757522)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | トランジスタ特性ばらつき / プロセスモニタ / フリップフロップ |
|---|
| Outline of Annual Research Achievements |
集積回路はその高性能化と低消費エネルギー化が強く求められているが，これらの実現を阻む大きな問題として製造プロセスに起因するトランジスタ特性ばらつきがあげられる．トランジスタ特性ばらつきの影響を軽減する手法として，電源電圧や閾値電圧をチップごとに調節することでトランジスタ特性を補償する技術が提案されている．トランジスタ特性を適切に補償するためには個々のチップにおけるトランジスタ特性ばらつき量を正確に測定する必要があり，プロセスモニタ回路をいかにコンパクトに実現することが重要である．
本研究では，チップ中に存在するフリップフロップに注目し，これらの記憶保持特性の違いから個々のチップにおけるトランジスタ特性変動量を推定する．機能テスト用に既に埋め込まれているスキャンフリップフロップをプロセスモニタ回路として流用することで，追加コストをかけずにトランジスタ特性変動量を推定する．
集積回路中には複数のフリップフロップが存在することに注目し，記憶保持特性の異なるフリップフロップを作り分け，これらの記憶保持特性の違いからばらつき量の推定を短時間に行う提案を行った．本手法による推定結果とリング発振器を利用した従来の測定法との比較を行い，おおよそ妥当な推定結果が得られた．これまでばらつき推定にはフリップフロップの他にリング発振器を1つ必要としてたが，リング発振器の代わりに回路のリーク電流を利用することでばらつきを推定する手法を提案し，実際にばらつき量の推定が可能である事を実チップを利用して実証した．また以上の測定は専用のテスト回路での結果であるが，実際のアプリケーションを想定し，AESの暗号化回路に本手法を適用したものを設計し，2019年8月に試作を行った．2020年3月に試作チップが納品され，実測評価を今後行っていく予定である．
|
