2017 Fiscal Year Research-status Report
High-level optimization of memory references for productive and efficient development of FPGA accelerators
| Project/Area Number |
17K12658
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
佐藤 幸紀 東京工業大学, 学術国際情報センター, 特任講師 (30452113)
|
|---|
| Project Period (FY) |
2017-04-01 – 2019-03-31
|
| Keywords | FPGAアクセラレータ / カスタムコンピューティング / 高位合成 / ハード・ソフト協調設計 / Polyhedral最適化 |
|---|
| Outline of Annual Research Achievements |
メモリ局所性の高位最適化技術をFPGAアクセラレータ向けに展開する取り組みとして、Polyhedralモデルによるループ最適化をFPGAアクセラレータの高位合成フローにおけるカスタム回路設計に適応することを試みた。Polyhedral最適化を行うツールチェインとしてLLVM IRのレベルでループの依存関係やスケジュール制約を表現するPollyを利用し評価プロトタイプを構築した。
高位最適化による利得の検証については、Maxeler社のデータフロー駆動型カスタムアクセラレータを用いて実際にアクセラレーションの評価が可能なプロトタイプシステムを作成した。本プロトタイプにおいてはアプリケーションの対象カーネル部の高位最適化をC言語レベルでLLVM+Pollyにて実施した後、FPGAアクセラレータ向けの高位合成を行うためにカーネル部分について手作業でMaxJ言語による記述に変換するというフローを適応した。評価の結果、Polyhedralモデルに基づくループタイリングを適応することによりFPGAアクセラレータのメモリ階層構造に適するようにデータを分割することが可能となるため、FPGAアクセラレータの持つBRAMの容量に基づくタイリングを行うことにより任意の問題サイズを入力とした場合でもFPGAアクセラレータに展開可能であることを実証すると同時に、メモリデバイス特性の特徴を反映したプログラム効率化にもつながるとの見通しが得られた。
これらの研究成果は国内のIEICE RECONF研究会およびIPSJ ARC研究会の場において発表し該当分野の研究者らと共有すると同時に、深く議論することを行った。また、ACM SIGPLANが主催する並列システム向けのソフトウェア工学に関する国際ワークショップSEPS2017のパネルセッションのポジショントークとして本研究の目的や成果の一部を発表した。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
研究代表者が他の業務との関係上、本研究のためのエフォート率を削減せざるを得なかったことに伴う時間的な制約や、H29年度をもって他の所属研究機関に移動することに伴い、計画していたPolyhedralモデルのコスト関数の探求やアクセラレーション性能予測モデルの構築が当初計画から遅延し、H30年度にずれ込んでしまう状況となった。
|
| Strategy for Future Research Activity |
本研究のためのエフォート率を調整し、研究に必要な時間を十分に確保する計画である。また、適宜、研究協力者に実験の補助を依頼し、評価の効率化を図る予定である。H29年度に基盤となるプロトタイプ環境の整備は完了しているので、本年度は円滑かつ効果的に進めることができる予定である。
|
| Causes of Carryover |
研究代表者が他の業務との関係上、本研究のためのエフォート率を削減せざるを得なかったことや、H29年度をもって他の所属研究機関に移動することに伴う時間的な制約もあり、既存の機器を用いて評価のプロトタイプ環境を構築した。これに伴い、当初はH29年度に計画していた高位合成処理用サーバの整備をH30年度に変更したことや、計画より海外への研究資料収集の回数が少なかったため、次年度使用額が生じた。当初計画時にH30年度に予定していたCPU/FPGA 密結合型アクセラレータ搭載サーバの整備と合わせて、効率的に実験環境が整備できるように、商用クラウド環境の利用も取り入れつつ、早期の環境整備を行う計画である。
|
