• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2019 Fiscal Year Annual Research Report

High-level optimization of memory references for productive and efficient development of FPGA accelerators

Research Project

Project/Area Number 17K12658
Research InstitutionToyohashi University of Technology

Principal Investigator

佐藤 幸紀  豊橋技術科学大学, 工学(系)研究科(研究院), 准教授 (30452113)

Project Period (FY) 2017-04-01 – 2020-03-31
KeywordsFPGAアクセラレータ / カスタムコンピューティング / 高位合成 / ハード・ソフト協調設計 / Polyhedral最適化
Outline of Annual Research Achievements

研究の最終年度である2019年度は、ピアソンの相関係数を求めるプログラムを題材にループタイリングや、最適なオンボードDRAMへのデータアクセスパターンが生成されるようなデータ格納形式の変換についての詳細を評価した。ループタイリングについては、空間方向の並列性を活用するベクトル化と時間方向の並列性を活用するパイプライン化の双方と融合させつつデータ参照局所性を向上させるようにタイリングを行う手法の実装を評価した。データ格納形式の変換については、DRAMへのアクセスが連続となるように行列を転置させるという変換や、転送のバーストサイズに合わせた処理を毎サイクル行うようにループの形状を調整することを行った。これらの変換手法についてFPGA環境で評価を行い、有用性を確認した。

コードの高位最適化していくことを試みる過程で、本研究が対象としているヘテロジーニアス環境においては特にプログラミング環境の抽象度により高位最適化の抽象度が決まるとの着想に至った。そこで、FPGA/GPU/CPU を搭載したSoCの開発ボードを事例にインタラクティブに入力に追従するシステムのフルスタックでの実装を行い、高位合成とRTL実装を比べることによりプログラミングの抽象度が与える性能への影響を観測し、高位最適化への道筋における抽象度の面での技術的課題を考察した。

本研究の期間全体を通した研究成果として、ACMの論文誌TACOでの論文出版およびHiPEAC2019での口頭発表、ICAICTA2018におけるKeynote講演、IEEE COOL Chips 22におけるポスター発表、情報処理学会第61回プログラミング・シンポジウムでの口頭発表を行い、メモリ参照局所性の高位最適化において多階層メモリを活用することが有効であることを示すと同時に、より生産的なコード変換方式に向けた技術的課題を整理した。

  • Research Products

    (6 results)

All 2020 2019

All Journal Article (2 results) (of which Peer Reviewed: 1 results) Presentation (4 results) (of which Int'l Joint Research: 1 results,  Invited: 1 results)

  • [Journal Article] FPGA/GPU/CPUが集積されたヘテロSoC環境におけるプログラミング2020

    • Author(s)
      佐藤健太, 佐藤幸紀
    • Journal Title

      情報処理学会第61回プログラミング・シンポジウム予稿集

      Volume: 61 Pages: pp.75-88

    • Peer Reviewed
  • [Journal Article] FPGA/CPU混載型SoCを用いたソフトウェア・ハードウェア協調システムの開発事例 ~ Ultra96を用いたJulia set explorerの実装 ~2019

    • Author(s)
      佐藤健太, 佐藤幸紀
    • Journal Title

      電子情報通信学会 信学技報 RECONF2019-13

      Volume: 119 Pages: pp. 67-72

  • [Presentation] ソフトウェア性能最適化技術の概要とドメイン特化型カスタムコンピュータへの展開2020

    • Author(s)
      佐藤幸紀
    • Organizer
      電子情報通信学会 北陸支部 2019 年度支部講演会, 能美市, 2020年3月6日
    • Invited
  • [Presentation] FPGA/GPU/CPUが集積されたヘテロSoC環境におけるプログラミング2020

    • Author(s)
      佐藤健太, 佐藤幸紀
    • Organizer
      情報処理学会第61回プログラミング・シンポジウム
  • [Presentation] FPGA/CPU混載型SoCを用いたソフトウェア・ハードウェア協調システムの開発事例 ~ Ultra96を用いたJulia set explorerの実装 ~2019

    • Author(s)
      佐藤健太, 佐藤幸紀
    • Organizer
      電子情報通信学会リコンフィギャラブルシステム研究会, 東京工業大学, 2019年5月10日
  • [Presentation] Designing an FPGA Accelerator with Optimization and Specialization for On-Board DRAM2019

    • Author(s)
      Kenta Sato, Yukinori Sato
    • Organizer
      Poster Session, IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips 23)
    • Int'l Joint Research

URL: 

Published: 2021-01-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi