2017 Fiscal Year Research-status Report
一般同期式回路における投機実行を利用した柔軟な近似演算回路設計技術
| Project/Area Number |
17K12659
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
佐藤 真平 東京工業大学, 工学院, 助教 (80782763)
|
|---|
| Project Period (FY) |
2017-04-01 – 2019-03-31
|
| Keywords | 近似演算 / Approximate Computing / 回路設計 / 可変レイテンシ / 一般同期式回路 |
|---|
| Outline of Annual Research Achievements |
ムーアの法則の終焉が予測されているが，集積回路の演算性能向上への要求は今後も高いままである．演算性能を改善する抜本的なアプローチとして近似計算（Approximate Computing）が注目されている．近似演算を用いることで計算時間を短縮しつつ，低消費電力化を達成することが期待されている．本研究では,アプリケーションの特性を意識した柔軟な近似演算回路の設計技術の確立を目指す．近似演算回路の実現には，一般同期式回路における投機実行を応用する．これまでの近似演算は，演算の省略などを機能的に実現していたが，本研究における手法は時間的に近似演算を実現する．
本年度は，（１）一般同期式回路をベースに投機実行による近似演算を実現する回路設計技術の実現，および（２）画像処理アプリケーションの特性解析に取り組んだ．（１）については，配置配線前の回路データを用いてゲートレベルでの一般同期式回路をベースとした近似演算回路の実現を目指した．このための予備評価として加算器への入力系列を辺k指させたときの最大遅延および最小遅延の関係を確認し，国内の研究会において2報の発表を行った．（２）については，計画では機械学習アプリケーションを用いる予定であったが，次年度に行う予定であった画像処理アプリケーションについての解析に着手した．これに関連して，人物認識において広く用いられているHOG特徴量において次元を削減した場合の認識率への影響を調査し，国内ワークショップにおいて報告する．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
ベースとなる一般同期式回路をベースとした投機実行に関する論文を国際会議および論文誌において発表を試みているが，採録に至っていない．また，演算精度を保障する機構についての検討をすすめられていない．
|
| Strategy for Future Research Activity |
遅れている分の研究を加速させるとともに，1年間の期間延長も検討する必要がある．
|
| Causes of Carryover |
論文誌投稿費用として確保していたが，採録に至らなかった．次年度に投稿予定である．
|
Research Products
(2 results)
