2018 Fiscal Year Research-status Report
一般同期式回路における投機実行を利用した柔軟な近似演算回路設計技術
| Project/Area Number |
17K12659
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
佐藤 真平 東京工業大学, 工学院, 助教 (80782763)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | 近似演算 / Approximate Computing / デジタル集積回路設計 / 可変レイテンシ回路 / 一般同期式回路 |
|---|
| Outline of Annual Research Achievements |
ムーアの法則の終焉が予測されているが，集積回路の演算性能向上への要求は今後も高いままである．演算性能を改善する抜本的なアプローチとして近似計算（Approximate Computing）が注目されている．近似演算を用いることで計算時間を短縮しつつ，低消費電力化を達成することが期待されている．本研究では,アプリケーションの特性を意識した柔軟な近似演算回路の設計技術の確立を目指す．近似演算回路の実現には，一般同期式回路における投機実行を応用する．これまでの近似演算は，演算の省略などを機能的に実現していたが，本研究における手法は時間的に近似演算を実現する．
本年度は，昨年度に引き続き，一般同期式回路をベースに投機実行による近似演算を実現する回路設計技術の実現のため，配置配線前の回路データを用いてゲートレベルでの一般同期式回路をベースとした近似演算回路の実現を目指した．このための要素技術として，演算に誤りが生じた時に誤りを回復しながら正常な動作を続ける回路設計手法について，国際会議および論文誌において報告する．また，同様に要素技術として用いる一般同期式回路の高速化技術の，市販の設計ツールを用いた実現手法について国内の研究会にて報告した．
|
| Current Status of Research Progress |
Current Status of Research Progress
4: Progress in research has been delayed.
Reason
ベースとなる一般同期式回路を用いた投機実行に関する論文の国際会議および論文誌での発表に遅れが生じ，研究全体の進捗に遅れが生じている．ただし，本年度の最後に国際会議への採録および論文誌への条件付き採録が決定し，本研究の次の段階への準備ができている．
|
| Strategy for Future Research Activity |
1年間の期間延長を行い，遅れている分の研究をすすめる．
|
| Causes of Carryover |
進捗に遅れが生じ，本年度に計上していた予算の一部を使用しなかったため次年度使用額が生じた．期間延長を申請し，本年度予定していた計画を次年度に行う．
|
