• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2017 Fiscal Year Research-status Report

2次元有機・無機材料を用いたMIS界面創出とノーマリオフMoS2 FETの実現

Research Project

Project/Area Number 17K14662
Research InstitutionTokyo Institute of Technology

Principal Investigator

川那子 高暢  東京工業大学, 科学技術創成研究院, 助教 (30726633)

Project Period (FY) 2017-04-01 – 2021-03-31
Keywords自己組織化 / 先端機能デバイス / マイクロ・ナノデバイス / 表面・界面物性 / ナノ材料
Outline of Annual Research Achievements

平成29年度はゲート電極の仕事関数による閾値電圧制御を集中的に行った。閾値電圧を大きく正方向に移動させるために、仕事関数が5 eV以上の金属を選択した。金属材料の候補として、仕事関数が5.3 eVのPtを用いた。Ptの堆積には、プロセスダメージが比較的低い電子線蒸着装置を用いた。SiO2/Si基板上にPtを電子線蒸着によって堆積し、リフトオフプロセスによってゲート電極を作製した。電子線蒸着によって堆積したPt電極とSiO2/Si基板との密着性を向上させるためにCrを用いた。堆積したPt電極上に反応性RFスパッタリングによってゲート絶縁膜のAlOxを堆積した。アルゴンと酸素の比率を変えることで、堆積レートや被覆性、絶縁性といったプロセス条件や電気特性の最適化を行った。同時にAlOxをSiO2/Si基板上にも堆積し、MOSキャパシタを作製した。MOSキャパシタの容量-電圧特性から堆積したAlOxの膜厚を計算した。さらに、電流-電圧特性から絶縁破壊電界を調べた。AlOx上に自己組織化単分子膜を形成し、この積層ゲート絶縁膜上にMoS2 を転写し、FETの作製と閾値電圧を評価した。同時に、Alをゲート電極に用いたMoS2 FETも参照試料として作製し、閾値電圧の変化量がゲート金属の仕事関数と一致しているかを検討した。実験結果より、Pt電極によって閾値電圧0.16Vの正の値を実現することができた。参照試料のAlをゲート電極に用いたMoS2 FETと比較して、約1V程度の正側への閾値電圧シフトを観測した。これは、ゲート電極材料の仕事関数差に対応しており、ゲート金属によって閾値電圧を制御している実験的な証拠と考えられる。

Current Status of Research Progress
Current Status of Research Progress

1: Research has progressed more than it was originally planned.

Reason

本研究プロジェクトの初年度において、既に最大の目的であった閾値電圧制御と正の閾値電圧の実現に成功することができ、当初の予想よりも非常に進展していると考えている。初年度の結果をもとに、今後は更にデバイス特性の向上やデバイス物理の理解へと展開していくことが期待できる。初年度ながら予想よりも良い結果を得ることとができたと考えている。

Strategy for Future Research Activity

当初の計画ではRFスパッタによるAlOxをゲート絶縁膜の一部に使用する計画であったが、AlOxよりも誘電率の高いハフニウム酸化物(HfO2)も導入することを検討する。これによりゲート容量の向上による更なるデバイス特性の向上が期待できる。さらに、RFスパッタではなく原子層堆積法(ALD)によるAl2O3やHfO2の使用を計画している。ALDによるAl2O3やHfO2は、シリコン技術の発展の中で既に成熟した手法になっており、RFスパッタよりも質の高い絶縁膜を作製することができる。

  • Research Products

    (13 results)

All 2018 2017

All Journal Article (2 results) (of which Peer Reviewed: 2 results) Presentation (11 results) (of which Int'l Joint Research: 5 results,  Invited: 1 results)

  • [Journal Article] Control of threshold voltage by gate metal electrode in molybdenum disulfide field-effect transistors2017

    • Author(s)
      Kawanago Takamasa、Oda Shunri
    • Journal Title

      Applied Physics Letters

      Volume: 110 Pages: 133507~133507

    • DOI

      10.1063/1.4979610

    • Peer Reviewed
  • [Journal Article] Fabrication of hybrid self-assembled monolayer/hafnium oxide gate dielectric by radical oxidation for molybdenum disulfide field-effect transistors2017

    • Author(s)
      Kawanago Takamasa、Ikoma Ryo、Oba Tomoaki、Takagi Hiroyuki
    • Journal Title

      Applied Physics Letters

      Volume: 111 Pages: 202904~202904

    • DOI

      10.1063/1.4998313

    • Peer Reviewed
  • [Presentation] Polarity Control in WSe2 Field-Effect Transistors using Dual Gate Architecture2018

    • Author(s)
      Hiroyuki Takagi, Ryo Ikoma, Tomoaki Oba, Takamasa Kawanago
    • Organizer
      2nd Electron Devices Technology and Manufacturing (EDTM) Conference 2018
    • Int'l Joint Research
  • [Presentation] 積層SAM/HfOxゲート絶縁膜を用いたMoS2 FETの作製2018

    • Author(s)
      川那子高暢, 居駒遼, 大場智昭, 高木寛之
    • Organizer
      第65回応用物理学会春季学術講演会
  • [Presentation] 基板バイアス構造を用いたキャリア注入制御とWSe2FETの作製2018

    • Author(s)
      川那子高暢, 高木寛之, 居駒遼, 大場智昭
    • Organizer
      第65回応用物理学会春季学術講演会
  • [Presentation] Radical Oxidation Process for Hybrid SAM/HfOx Gate Dielectrics in MoS2 FETs2017

    • Author(s)
      Takamasa Kawanago, Ryo Ikoma, Tomoaki Oba, Hiroyuki Takagi
    • Organizer
      47th European Solid-State Device Research Conference
    • Int'l Joint Research
  • [Presentation] Transfer printing of nanostructured membrane with elastomeric stamp and its application to TMDC-based field-effect transistors2017

    • Author(s)
      Takamasa Kawanago, Wanjing Du, Ryo Ikoma, Tomoaki Oba, Hiroyuki Takagi and Shunri Oda
    • Organizer
      17th International Workshop on Junction Technology
    • Int'l Joint Research / Invited
  • [Presentation] Heavily-doped SOI Substrate and Transfer Printing for Charge Injection into2017

    • Author(s)
      Ryo Ikoma, Takamasa Kawanago
    • Organizer
      17th International Workshop on Junction Technology
    • Int'l Joint Research
  • [Presentation] 高濃度SOI基板と転写法によるTMDC FETsの作製2017

    • Author(s)
      川那子 高暢、居駒 遼、高木 寛之、小田 俊理
    • Organizer
      SDM(シリコン材料・デバイス)研究会
  • [Presentation] Heavily-doped SOI with SAM-Based Gate Dielectrics in Application to TMDC FET2017

    • Author(s)
      Ryo Ikoma, Takamasa Kawanago, Yukio Kawano
    • Organizer
      232nd ECS MEETING
    • Int'l Joint Research
  • [Presentation] 剥離転写法による高濃度ドープSOI基板を用いたTMDC-FETの作製2017

    • Author(s)
      居駒遼, 川那子高暢, 河野行雄
    • Organizer
      第78回応用物理学会秋季学術講演
  • [Presentation] 濃度SOI基板をゲート電極に用いたWSe2pFETの作製2017

    • Author(s)
      高木寛之, 居駒遼, 大場智昭, 川那子高暢
    • Organizer
      第78回応用物理学会秋季学術講演
  • [Presentation] 積層SAM/HfOxゲート絶縁膜を用いたMoS2 FETの作製2017

    • Author(s)
      大場智昭, 居駒遼, 川那子高暢
    • Organizer
      第78回応用物理学会秋季学術講演

URL: 

Published: 2018-12-17  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi