低電力スーパーコンピュータの高信頼性設計法の提案

2017 Fiscal Year Research-status Report

• Project/Area Number: 17K14667
• Research Institution: Kyoto Institute of Technology
• Principal Investigator: 古田 潤 京都工芸繊維大学, 電気電子工学系, 助教 (30735767)
• Project Period (FY): 2017-04-01 – 2020-03-31
• Keywords: ソフトエラー / フリップフロップ / 重イオン

Outline of Annual Research Achievements

本年度には提案するフリップフロップと、組み合わせ回路の遅延によるエラーの除去効果を確認するための評価回路を65nm FD-SOIプロセスを用いて設計した。組み合わせ回路の遅延時間とクロック周期の割合を約30%から80%まで変更できるように設計し、遅延時間の割合が50%以上となった場合に提案フリップフロップのソフトエラー耐性が向上することを確認する。設計したチップは３０年度の７－９月ごろに納品予定である。
デバイスシミュレーションを用いたFD-SOIプロセスのソフトエラー耐性評価を行った、拡散領域に生じた放射線による電荷によってトランジスタの寄生バイポーラがONとなり、トランジスタの出力が変化することを確認した。バルクプロセスではトランジスタの電流特性とゲート容量の大きさがソフトエラー耐性に影響していたが、FD-SOIトランジスタでは拡散領域のサイズや不純物濃度もソフトエラー耐性に大きく影響することを確認した。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

2年目に行う予定であった回路設計を前倒しして設計し、現在納品されたチップの動作確認をおこなった。重イオンを用いた測定も前倒しして今年度前期に1度測定を行う予定である。シミュレーションを用いたソフトエラーの評価では拡散領域を通過した放射線の影響によりソフトエラーが生じることが分かり、より詳細な評価のために検討すべきトランジスタパラメータについて進展したため。

Strategy for Future Research Activity

第一に設計したチップを用いて重イオン照射試験を行い、組み合わせ回路の遅延時間によってフリップフロップのソフトエラーが除去されることを確認する予定である。その評価結果をデバイスシミュレーションを用いて解析し、残りのエラーが生じる原因と、その対策方法について検討する。
デバイスシミュレーションでは拡散領域の構造・パラメータがソフトエラー耐性に大きく影響することが判明しているため、その中で最も影響するパラメータの抽出と実測に対する合わせ込みを行う。そして設計前にソフトエラー耐性を見積る方法の精度を向上させる予定である。