A Study on Optical Computer Design through Photonics and Electronics Co-Optimization

2017 Fiscal Year Research-status Report

• Project/Area Number: 17K19975
• Research Institution: Kyoto University
• Principal Investigator: 石原 亨 京都大学, 情報学研究科, 准教授 (30323471)
• Project Period (FY): 2017-06-30 – 2019-03-31
• Keywords: 計算機システム / フォトニック結晶 / ハイパフォーマンス・コンピューティング

Outline of Annual Research Achievements

ナノフォトニクス技術を単純にLSIに導入するだけではLSIの高速化は望めない。光スイッチ素子の信号遅延は、状態を変化させるためのスイッチング遅延と光信号を伝搬させるためのパス遅延に分類できる。光スイッチ素子を光が伝搬する遅延はLSIの構成要素であるCMOS論理ゲートと比べて1/100～1/50倍程度と非常に小さいが、光スイッチ素子が状態を遷移させるためのスイッチング遅延はCMOSゲートより2倍程度大きい。つまり、光スイッチの光出力と次段の光スイッチの光入力を直列に接続して回路を構成すればCMOS論理回路よりも数十倍高速な回路が構成できるが、光スイッチの光出力を次段のスイッチの電気制御端子に接続する方法で回路を構成するとCMOS論理回路よりも低速となる。上述の考察に基づき、平成29年度は二分決定グラフに基づく光論理回路の構成法を検討した。二分決定グラフに基づいて光論理回路を構成すると光スイッチの直列接続のみで回路を構成できる。つまり、二分決定グラフに基づく光論理回路は非常に高速に動作することが期待できる。しかし、二分決定グラフに基づく論理回路は実現する論理関数によっては必要とする素子数が入力の指数オーダーとなることが分かっている。つまり、実現する論理関数によっては二分決定グラフに基づく論理回路の面積が膨大になる可能性がある。この場合、光の信号を出力まで伝えるための電力も膨大となり現実的ではない。そこで、平成29年度は二分決定グラフに基づく光論理回路の素子数と光の減衰を低減するための方法を検討し、いくつかの興味深い方法を発案した。並列カウンタや並列乗算器などの例を用いた実験により、発案した方法が素子数削減に有効であることを確認した。上記の結果は、集積回路設計技術に関する研究会にて発表予定である。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

当初の計画では、初年度に光集積回路に適した関数の分類を行うと同時に光集積回路の実現に適した回路構造を明らかにする、としていた。この計画通り、群関数を用いた算術演算器の実現法や積和論理表現を用いた論理関数の実現法、二分決定グラフを用いた方法および多出力二分決定グラフを用いた論理関数の実現法を検討した。その結果、群関数に基づく算術演算器の実現法は、回路遅延が比較的大きくなると同時に回路規模もそれほど小さくできないことが明らかになった。ただし、全ての算術演算や論理関数に対して群関数に基づく方法が適していないとは限らないため引き続き検討を続ける。
一方で、多出力二分決定グラフを用いた方法は、様々な検討の結果、光の高速伝搬の特性を生かしつつ比較的小さい回路規模で多くの論理関数を実現できることが明らかになった。また、多出力二分決定グラフを用いて光論理回路を実現する場合、対称関数を効率よく実現できることが明らかになった。例えば並列カウンタやパリティ演算が対称関数に相当する。多出力二分決定グラフに基づく光論理回路の検討過程で、回路規模を削減するための非常に興味深いアイデアや光信号の電力損失を低減するための光回路特有の興味深い手法を発案した。研究の成果は国際会議論文として執筆し投稿予定である。同時に国内の研究会でも発表予定である。上述の通り、当初の計画通り研究は順調に進んでいる。

Strategy for Future Research Activity

今後は本年度行った検討を元に光論理回路の素子数低減法や光の電力損失を低減する手法を一般化する予定である。特に多出力二分決定グラフを用いた光論理回路に対する素子数低減法や電力損失低減法は、現時点では手法の発案を行っただけの状況であり、手法の限界が明らかになっていない。また、現時点では手法の理論構築を行った段階であり、具体的な論理関数に適用した際の回路特性の解析ができていない。今後は、手法の一般化を行うことにより素子数低減および電力損失低減の限界を明らかにする。
また、一部の剰余数系算術演算は光論回路に適していることが指摘されており、加算や乗算などいくつかの算術演算を対象に剰余数系に基づく光論理回路の有効性を検討する。
さらに、多出力二分決定グラフに基づく実現法や素子数低減法および電力損失低減法を具体的な論理関数に適用することにより光論理回路を設計し、回路シミュレーションにより回路動作の検証を行うとともに回路特性の評価を行う予定である。具体的には商用の光集積回路シミュレータによって光スイッチとCMOS論理ゲートが混載する光電融合回路をシミュレーション可能である。このシミュレータを最大限活用する。

Causes of Carryover

当初予定していた国際会議および国内研究会への参加による情報収集はビデオ会議による打ち合わせや電子メールによる議論により大幅に削減することができた。そのため、当初予定していた海外出張経費を大幅に減らす結果となった。また、当初は初年度に回路シミュレーション実行のための計算機サーバを購入予定であったが、初年度は理論検討に多くの時間を費やしたために計算機サーバを使う機会が少なかったことと、所属研究室が所持する計算機サーバを流用することができたため、計算機サーバの新規購入は不要であった。しかし、次年度に本格的な光論理回路設計および回路シミュレーションによる検討を実施すため次年度に計算機サーバを購入する予定である。