2007 Fiscal Year Annual Research Report
IV族系量子デバイス製作のための原子層制御プラズマプロセスの構築
| Project/Area Number |
18063001
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
櫻庭 政夫 Tohoku University, 電気通信研究所, 准教授 (30271993)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
室田 淳一 東北大学, 電気通信研究所, 教授 (70182144)
|
|---|
| Keywords | 量子ヘテロ構造 / プラズマ / エピタキシャル成長 / 原子層制御 / IV族半導体 |
|---|
| Research Abstract |
IV族系量子デバイスの高性能化のために重要となる高度歪Si_<1-x>Ge_x/Siヘテロ構造の高品位形成と原子層ドーピング制御を可能とする原子層制御プラズマプロセスの構築を目指し、本年度は、基板非加熱ECR Arプラズマ照射下におけるN_2ガスの表面反応により原子層オーダで窒化したSi(100)上において、ECR Arプラズマ照射下でのSiH_4ガスの表面反応によるSi薄膜形成の研究を進めた。その結果、初期N原子面密度が高いほど初期堆積速度は低下し、表面ラフネスは増加する傾向があり、初期N面密度が1.4×10^15cm^<-2>(約2原子層)の場合にはアモルファスSiが島状に成長するが、7.6×10^14cm^<-2>(約1.1原子層)以下の場合にはSiがエピタキシャル成長することが明らかにした。このようなSi薄膜試料において、X線光電子分光とサブナノメータウェットエッチングを交互に繰り返して得られるNls,Si2pの各内殻電子軌道からの光電子強度比とエッチング膜厚の間の関係から、各サブナノメータ厚さ領域中のN濃度の深さ方向分布を求め、初期表面N原子の約70%が薄膜/基板界面近傍の2nm厚さの極薄領域に閉じ込められることを見いだした。一方、歪Si_<1-x>Ge_x/Siヘテロ構造を適用した二重Si障壁共鳴トンネルダイオードの製作と高性能化についても研究を進め、高Ge比率ヘテロ構造における歪緩和現象を抑制するためにSi障壁層近傍のみGe比率を高くする変調スペーサ構造を導入した結果、界面ラフネス発生を抑制した高Ge比率化の推進が負性抵抗消失温度の高温化に有効であることを確認した。以上のように、IV族系量子デバイス製作のための原子層制御プラズマプロセス構築のために重要な成果を得た。
|
