2006 Fiscal Year Annual Research Report
回路技術とアーキテクチャの協調による低消費電力高性能プロセッサの研究
| Project/Area Number |
18200002
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
中村 宏 東京大学, 先端科学技術研究センター, 助教授 (20212102)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
今井 雅 東京大学, 駒場オープンラボラトリー, 特任教員(特任助教授) (70323665)
近藤 正章 東京大学, 先端科学技術研究センター, 産学官連携研究員・特任教員(特任助教授) (30376660)
宇佐美 公良 芝浦工業大学, 工学部, 教授 (20365547)
|
|---|
| Keywords | 低消費電力 / 動的リーク電力 / パワースイッチ / 命令時効制御 |
|---|
| Research Abstract |
回路技術では、動的リーク電力を低減する手法としてパワースイッチを用いたPower gating方式の検討を行った。まず、パワースイッチの入ったセルライブラリの開発、および詳細な回路シミュレーションによるパワースイッチの最適化の検討を行った。また、開発したセルライブラリを用いて乗算器の設計を行い、乗算器全体での評価も実施した。評価結果から、パワースイッチで回路全体の半分に当たる上位ビット処理部の電源をオフにすると、消費電力を17%程度低減できることがわかった。電力削減効果が予想より低い理由が、パワースイッチ自身、およびパワースイッチを駆動するためのバッファの電力であることもわかった。したがって、回路的改良と共に、できるだけパワースイッチのオン・オフの頻度を下げるアーキテクチャ技術も必要であることがわかった。アーキテクチャでは、パワースイッチを用いたPower gating方式と親和性の高い命令実行制御方式の検討を行った。回路技術の検討結果から、パワースイッチのon/offの頻度をできるだけ抑え、かつoffにできる時間が長くなるような命令実行制御方式が、Power gating方式と親和性が高い命令制御方式となる。多数のハードウェア資源を投入し同時に複数命令を実行するsuperscalar方式を採用する性能指向のマイクロプロセッサでは、命令レベルの並列度がそれほど高くないために個々のハードウェア資源の稼働率はそれほど高くなくpower offの機会は多いと期待されるが、offにできる時間に関する検討はこれまでなされていない。そこで、従来のsuperscalar方式の命令スケジューリングで演算器が稼動していない時間の統計を採取するシミュレータを開発し評価したところ、全実行時間の半分程度あることはわかったが、非稼動時のサイクル数が比較的短い場合が多いことも多かった。さらに、キャッシュミスが複数重なった場合に全てが解消するまで命令実行を止める新しい命令実行制御方式を考案しその効果を検討した。その結果、実行時間が殆ど伸びることなく、非稼動時のサイクル数を効果的に大きくすることが可能であることがわかった。
|
