2008 Fiscal Year Annual Research Report
回路技術とアーキテクチャの協調による低消費電力高性能プロセッサの研究
| Project/Area Number |
18200002
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
中村 宏 The University of Tokyo, 先端科学技術研究センター, 准教授 (20212102)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
今井 雅 東京大学, 駒場オープンラボラトリー, 特任准教授 (70323665)
近藤 正章 電気通信大学, 大学院・情報システム学研究科, 准教授 (30376660)
宇佐美 公良 芝浦工業大学, 工学部, 教授 (20365547)
|
|---|
| Keywords | 低消費電力 / 動的リーク電力 / パワースイッチ / 命令実行制御 |
|---|
| Research Abstract |
本研究では、回路技術としてパワースイッチを活用するパワーゲーティング手法を用いて、高性能プロセッサの低消費電力化を実現することを目指している。最終年度である本年度は、前年度までの研究結果を踏まえ、アーキテクチャ、コンパイラ、回路技術に3つの研究項目に関して以下のように研究を実施し、詳細な評価をもって有効性を示した。まず、アーキテクチャに関しては、走行時においてパワーゲーティング手法を有効に活用するための命令レベルにおける制御手法を提案した。この手法により、性能をほとんど低下させることなく大幅にリーク電力の削減を実現することが可能となった。また、コンパイラに関しては前年度までに開発したアルゴリズムを改良し、関数内だけでなく関数間をまたぐ解析を行うことにより、ソフトウェアからの指示によるパワーゲーティングの機会を大幅に増加させる手法を提案した。また、コンパイラ手法では抽出できないアイドル時間をターゲットとした、簡素なハードウェアで実現可能なパワーゲーティング手法を、本コンパイラ手法と組み合わせることによるハイブリッド手法の提案および評価をサイクルレベルシミュレーションにより行った。回路技術に関しては、低電圧におけるパワーゲーティング回路の遅延ばらつき解析を行い、そこから得られた知見に基づいてばらつきを考慮したDualVthとパワーゲーティング回路のハイブリッド手法を提案した。また、動的にリーク電力の値をモニタリングするための回路であるオンチップ・リークモニタ、およびランタイムパワーゲーティングを適用した低電力乗算器などを設計し、実装および実測による評価を行った。
|
