2008 Fiscal Year Annual Research Report
ハードウェア・ソフトウェア協調型高効率マルチスレッドスケジューリングに関する研究
| Project/Area Number |
18300011
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小林 広明 Tohoku University, サイバーサイエンスセンター, 教授 (40205480)
|
|---|
| Keywords | スレッドスケジューリング / マルチコアプロセッサ / 消費電力最適化 / キヤッシュ / SMT |
|---|
| Research Abstract |
本年度は, 共有キャッシュ分割機構の総合的な性能評価とコア内・コア間のスレッドスケジューリングに関する研究を実施した. マルチコアプロセッサ上で実行される個々のスレッドのキャッシュアクセスの振る舞いを定量的に評価・解析し, この振る舞いが「Zipf'sの法則」に従うことを明らかにすると共に, 各スレッドが必要とするキャッシュ要求量を定義した. キャッシュ要求量に基づく, 消費電力を考慮した動的キャッシュ分割機構を提案し, 性能と電力の両面から評価を行った. この動的キャッシュ分割機構は, キャッシュメモリを各コアに対して割り当てるウェイ割当機能, キャッシュの活性化・不活性化を行う電力制御機能から構成され, スレッドが必要するキャッシュのウェイ数を適宜割り当てることで効率的な複数スレッドの処理を可能にする. また, 提案する動的キャッシュ分割機構のハードウェア設計を行い, 極めて小さなオーバーヘッドで本機構を実現可能なことを示した. 次に, 動的キャッシュ分割機構を2つの共有キャッシュメモリを有する4コアのマルチコアプロセッサに適用し, 高性能と低消費電力を実現するスレッドスケジューリング手法を提案し, 性能評価を行った.
また, コア内の効率的な並列処理を目的として, ループの階層構造を積極的に活用するマルチグレイン・マルチレベル並列処理システム, ループ階層構造と検出する実行時プロファイリング手法, クラスタ化アーキテクチャのための静的命令スケジューリング手法に関する研究を実施した.
|
