2008 Fiscal Year Final Research Report
Study on Hardware-Software Collaborative Scheduling for Highly Efficient Multithreading
| Project/Area Number |
18300011
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
KOBAYASHI Hiroaki Tohoku University, サイバ-サイエンスセンタ-, 教授 (40205480)
|
|---|
| Co-Investigator(Renkei-kenkyūsha) |
NAKAMURA Tadao 東北大学, 名誉教授 (80005454)
SUZUKI Kenichi 東北工業大学, 情報通信工学科, 准教授 (50300520)
TAKIZAWA Hiroyuki 東北大学, 情報科学研究科, 准教授 (70323996)
EGAWA Ryusuke 東北大学, サイバーサイエンスセンター, 助教 (80374990)
SATO Yukinori 北陸先端科学技術大学院大学, 情報科学センター, 助教 (30452113)
|
|---|
| Research Collaborator |
KOTERA Isao 株式会社, ルネサステクノロジ
FUNAYA Yusuke 東北大学, 大学院情報科学研究科, 博士課程後期
SATO Masayuki 東北大学, 大学院情報科学研究科, 博士課程後期
|
|---|
| Project Period (FY) |
2006 – 2009
|
| Keywords | スレッドスケジューリング / マルチコアプロセッサ / 低消費電力機構 / キャッシュ |
|---|
| Research Abstract |
次世代のオンチップマルチコアプロセッサ(CMP)において、オンチップ計算資源の効率的活用による低消費電力高性能処理の実現を目指して、低消費電力指向高効率マルチスレッド処理技術の研究・開発を行った。具体的には、CMP上で実行されるスレッドの特徴量を定義し、この定義に基づくマルチコアプロセッサのための高効率スレッドスケジュ-リング手法を確立すると共に、高性能と低消費電力の両立を実現する動的キャッシュ分割機構を開発し、シミュレ-ションにより、その有効性を明らかにした。
|
Research Products
(29 results)
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[Journal Article] Future Design Strategy of Combinational Logic Circuits2006
Author(s)
Ryusuke Egawa, Tasuku Ito, Tomoyuki Inoue, Jubee Tada, Ken-ichi Suzuki and Tadao Nakamura
-
Journal Title
Proceedings of The Fourth International Conference on Information, the Fourth Irish Conference on the Mathematical Foundations of Computer Science and Information Technology'06(Information MFCSIT'06)
Pages: 110-113
Peer Reviewed
-
-
-
-
-
-
-
-
-
-
-
-
-
